一种降低三维异构物理连接的封装结构的制作方法

本实用新型涉及半导体封装技术领域，具体涉及一种降低三维异构物理连接的封装结构。

背景技术：

现如今，智能系统集成对电子元器件产品在单位面积下的功能和性能要求不断地提高，同时，产品尺寸也在不断地减小，如何在一个非常细小的空间内集成不同功能模块的元器件，并实现便携式产品的基本功能，是当前需要解决的一大关键问题。在摩尔定律的延伸受到物理极限、巨额资金投入、产品尺寸不断缩小等多重压力下，通过扇出集成先进封装技术，实现高密度集成、多元嵌入式集成、体积微型化和更低的成本，成为半导体技术发展的迫切需要。

目前的三维异构sip(systeminpackage，系统级封装)技术，芯片之间通过铜柱等较长的线路进行连接，物理连接线路较长，导致响应速度慢。

技术实现要素：

本实用新型的目的在于提供一种降低三维异构物理连接的封装结构，可以有效缩短芯片之间的物理连接距离，提高响应速度。

为达此目的，本实用新型采用以下技术方案：

提供一种降低三维异构物理连接的封装结构，包括：

封装模块，所述封装模块包括第一子模块和第二子模块，所述第一子模块包括第一塑封层、第一芯片和第一重布线层，所述第一芯片封装于所述第一塑封层内且所述第一芯片的i/o口外露于所述第一塑封层，所述第一重布线层位于所述第一塑封层的表面并与所述第一芯片的i/o口连接；所述第二子模块包括第二塑封层和第二芯片，所述第二芯片封装于所述第二塑封层内且所述第二芯片的i/o口外露于所述第二塑封层；所述第一重布线层与所述第二塑封层邻近所述第二芯片的一侧贴合，使所述第二芯片的i/o口与所述第一重布线层连接；

连接线路，所述连接线路的至少一端沿所述封装模块的厚度方向贯穿所述封装模块并与所述第一重布线层连接；

第二重布线层，位于所述封装模块沿其厚度方向的一侧，并与所述连接线路连接。

作为降低三维异构物理连接的封装结构的一种优选方案，所述封装模块还包括若干第三子模块，每个所述第三子模块包括第三塑封层、第三芯片和第三重布线层，所述第三芯片封装于所述第三塑封层内且所述第三芯片的i/o口外露于所述第三塑封层，所述第三重布线层位于所述第三塑封层的表面并与所述第三芯片的i/o口连接，若干所述第三子模块依次堆叠于所述第一子模块远离所述第二子模块的一侧，所述连接线路与所述第三重布线层连接。

作为降低三维异构物理连接的封装结构的一种优选方案，所述封装模块还包括若干第三子模块，每个所述第三子模块包括第三塑封层、第三芯片和第三重布线层，所述第三芯片封装于所述第三塑封层内且所述第三芯片的i/o口外露于所述第三塑封层，所述第三重布线层位于所述第三塑封层的表面并与所述第三芯片的i/o口连接，若干所述第三子模块依次堆叠于所述第二子模块远离所述第一子模块的一侧，所述连接线路与所述第三重布线层连接。

作为降低三维异构物理连接的封装结构的一种优选方案，所述封装模块还包括至少两个第三子模块，每个所述第三子模块包括第三塑封层、第三芯片和第三重布线层，所述第三芯片封装于所述第三塑封层内且所述第三芯片的i/o口外露于所述第三塑封层，所述第三重布线层位于所述第三塑封层的表面并与所述第三芯片的i/o口连接，若干所述第三子模块依次堆叠于所述第二子模块远离所述第一子模块的一侧，若干所述第三子模块依次堆叠于所述第二子模块远离所述第一子模块的一侧，所述连接线路与所述第三重布线层连接。

作为降低三维异构物理连接的封装结构的一种优选方案，所述第三重布线层的厚度为0.1～100um。

作为降低三维异构物理连接的封装结构的一种优选方案，所述封装模块沿其厚度方向开设有孔位，所述连接线路位于所述孔位内。

作为降低三维异构物理连接的封装结构的一种优选方案，所述第一重布线层、所述第二重布线层的厚度分别为0.1～100um。

作为降低三维异构物理连接的封装结构的一种优选方案，还包括第二种子层，所述第二种子层位于所述第二重布线层与所述封装模块之间。

作为降低三维异构物理连接的封装结构的一种优选方案，还包括金属凸块，所述金属凸块与所述第二重布线层的焊盘区焊接。

本实用新型的有益效果：封装模块的第一子模块中的第一重布线层直接与第二子模块中的第二芯片贴合，实现第一芯片和第二芯片通过第一重布线层实现i/o口之间的互联，大大缩短了芯片之间的物理连接距离，提高了响应速度，同时降低了封装高度。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例一所述的第一芯片通过临时键合胶贴于临时载板上的剖视示意图。

图2是本实用新型实施例一所述的第一芯片塑封后的剖视示意图。

图3是本实用新型实施例一所述的第一芯片和第一塑封层翻转后贴于临时载板上的剖视示意图。

图4是本实用新型实施例一所述的第二芯片贴于临时载板上的剖视示意图。

图5是本实用新型实施例一所述的第二芯片封装于第二塑封层内的剖视示意图。

图6是本实用新型实施例一所述的第二芯片和第二塑封层翻转后贴于临时载板上的剖视示意图。

图7是本实用新型实施例一所述的第一子模块与第二子模块面对面贴合后的剖视示意图。

图8是本实用新型实施例一所述的封装模块内制作tmv结构后的剖视示意图。

图9是本实用新型实施例一所述的降低三维异构物理连接的封装结构的剖视示意图。

图10是本实用新型实施例二所述的第三子模块贴于临时载板上的剖视示意图。

图11是本实用新型实施例二所述的第一子模块远离第二子模块的一侧减薄后的剖视示意图。

图12是本实用新型实施例二所述的封装模块内制作tmv结构后的剖视示意图。

图13是本实用新型实施例二所述的降低三维异构物理连接的封装结构的剖视示意图。

图14是本实用新型实施例三所述的第二子模块远离第一子模块的一侧减薄后的剖视示意图。

图15是本实用新型实施例三所述的封装模块内制作tmv结构后的剖视示意图。

图16是本实用新型实施例三所述的降低三维异构物理连接的封装结构的剖视示意图。

图中：

1、第一子模块；11、第一塑封层；12、第一芯片；13、第一重布线层；14、第一介电层；

2、第二子模块；21、第二塑封层；22、第二芯片；

3、第三子模块；31、第三塑封层；32、第三芯片；33、第三重布线层；34、第三介电层；

4、连接线路；

5、第二重布线层；

6、金属凸块；

7、第二介电层。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。

其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本实用新型的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

本实用新型实施例的附图中相同或相似的标号对应相同或相似的部件；在本实用新型的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

在本实用新型的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例一

如图9所示，本实施例提供一种降低三维异构物理连接的封装结构，包括：

封装模块，封装模块包括第一子模块1和第二子模块2，第一子模块1包括第一塑封层11、第一芯片12和第一重布线层13，第一芯片12封装于第一塑封层11内且第一芯片12的i/o口外露于第一塑封层11，第一重布线层13位于第一塑封层11的表面并与第一芯片12的i/o口连接；第二子模块2包括第二塑封层21和第二芯片22，第二芯片22封装于第二塑封层21内且第二芯片22的i/o口外露于第二塑封层21；第一重布线层13与第二塑封层21邻近第二芯片22的一侧贴合，使第二芯片22的i/o口与第一重布线层13连接；

连接线路4，连接线路4的至少一端沿封装模块的厚度方向贯穿封装模块并与第一重布线层13连接；

第二重布线层5，位于封装模块沿其厚度方向的一侧，并与连接线路4连接。

具体地，在贴合之前对第一重布线层13进行化学活化，化学活化是指采用一些弱酸性的材料对第一重布线层13进行清洗，消除第一重布线层13表面的氧化层和杂质，使第一重布线层13表面达到一定的清洁度以产生自吸附效果，从而可以使第一重布线层13通过自吸附作用实现与第二子模块2之间的贴合。

其中，第一子模块1还包括贴于第一塑封层11表面的第一介电层14，第一介电层14对应第一芯片12的i/o位置开有孔，第一介电层14及孔表面设有第一种子层和位于第一种子层上的第一重布线层13。

本实施例中，封装模块的第一子模块1中的第一重布线层13直接与第二子模块2中的第二芯片22贴合，实现第一芯片12和第二芯片22通过第一重布线层13实现i/o口之间的互联，大大缩短了芯片之间的物理连接距离，提高了响应速度，同时降低了封装高度。

其中，封装模块沿其厚度方向开设有孔位，连接线路4位于孔位内。开设孔位时，可以使第一重布线层13的一侧外露于该孔位，在孔位中建立连接线路4后即可使连接线路4直接与第一重布线层13连接。具体地，该孔位为通孔，在通孔内填充导电金属，形成连接线路4即tmv(throughmoldingvia)结构。tmv结构的制作方法为本领域常规技术，具体不再赘述。通过tmv结构，可以提高封装模块中的第一重布线层13与外部第二重布线层5之间的互联结构的可靠性。

第一重布线层13、第二重布线层5的厚度分别为0.1～100um，具体厚度根据封装模块的设计尺寸而定。

本实施例中，降低三维异构物理连接的封装结构还包括第二介电层7和第二种子层，第二介电层7对应连接线路4所在的位置开有孔，第二介电层7及其孔表面设置有第二种子层和第二重布线层5。第二种子层位于第二重布线层5与封装模块之间，通过真空溅射在封装模块的一侧制作第二种子层，再依次通过贴干膜-曝光-显影-闪蚀，制作第二重布线层5，通过第二种子层以提高第二重布线层5的结合力。其中，第二种子层在图中未示出。第二种子层的具体制作方法及其具体的结构均为本领域常规技术，具体不再赘述。

本实施例中，降低三维异构物理连接的封装结构还包括金属凸块6，金属凸块6与第二重布线层5的焊盘区焊接。

可选地，金属凸块6为锡焊料、银焊料或者金锡合金焊料，本实施例优选为锡焊料制成的锡球。

本实施例中的降低三维异构物理连接的封装结构的制备方法包括以下步骤：

步骤一：提供一晶圆，在晶圆的正面贴上研磨胶带，然后在晶圆的背面进行研磨减薄，使晶圆的厚度达到封装设计的要求；

步骤二：拆除研磨胶带，在晶圆的背面贴上划片胶带，用晶圆划片设备进行划片，形成芯片，在该步骤中，当采用激光划片设备时，还需要对晶圆进行扩片；

步骤三：提供检测合格的第一芯片12，准备一临时载板，加一层临时键合胶，然后贴上第一芯片12(图1)，接下来对第一芯片12进行塑封，形成第一塑封层11(图2)；拆键合，将第一芯片12连同第一塑封层11翻转，贴到一临时键合胶上，再在第一芯片12的i/o面贴上第一介电层14，开孔后，通过真空溅射制作第一种子层；依次通过贴干膜-曝光-显影-闪蚀，制得第一重布线层13(图3)，完成第一子模块1的制作；

步骤四：再准备一临时载板，加一层临时键合胶，然后贴上检测合格的第二芯片22(图4)，接下来对第二芯片22进行塑封，形成第二塑封层21(图5)；拆键合，把第二芯片22和第二塑封层21翻转，贴到临时键合胶上(图6)，完成第二子模块2的制作；

步骤五：参考图7，对第一重布线层13进行化学活化，然后将第一子模块1、第二子模块2的进行面对面贴合，使第一芯片12的i/o口通过第一重布线层13与第二芯片22互联，完成封装模块的制作；

步骤六：参考图8，在封装模块中建立tmv通孔，再在tmv通孔中建立连接线路4(tmv结构)，将封装模块中的第一芯片12和第二芯片22电性引出；

步骤七：参考图9，将连接线路4引到封装模块的表面，贴上第二介电层7并开孔，然后进行真空溅射，建立第二种子层；依次通过贴干膜-曝光-显影-闪蚀，制作第二重布线层5，最后植入金属凸块6，完成封装。

实施例二

本实施例与上述实施例一基本相同，区别在于封装模块的结构。本实施例中的封装模块还包括若干第三子模块3，如图10所示，每个第三子模块3包括第三塑封层31、第三芯片32和第三重布线层33，第三芯片32封装于第三塑封层31内且第三芯片32的i/o口外露于第三塑封层31，第三重布线层33位于第三塑封层31的表面并与第三芯片32的i/o口连接，若干第三子模块3依次堆叠于第一子模块1远离第二子模块2的一侧，连接线路4与第三重布线层33连接。本实施例中的第三子模块3与第一子模块1的结构和制作方法完全相同。如图13所示，其中一个第三子模块3贴于第一子模块1上，且该第三子模块3的第三重布线层33贴于第一塑封层11远离第二子模块2的一侧，第一芯片12的背面邻近第一塑封层11远离第一子模块1的一侧；其余第三子模块3贴于已贴装于第一子模块1上的第三子模块3上，通过该方式堆叠组成封装模块，可以有效缩短封装模块中各芯片与第二重布线层5之间的物理连接距离，提高响应速度。

本实施例中的图11中仅示出贴有一个第三子模块3的封装模块，贴有两个或两个以上的第三子模块3的封装模块在说明书附图中并未示出，本领域人员根据上述描述可直接获得。

其中，第三重布线层33的厚度为0.1～100um，具体厚度依据封装模块的尺寸设计而定。

本实施例中的降低三维异构物理连接的封装结构的制备方法包括以下步骤(与上述实施例一相同的步骤可参考实施例一相关的附图并沿用相同的附图标记)：

步骤一：提供一晶圆，在晶圆的正面贴上研磨胶带，然后在晶圆的背面进行研磨减薄，使晶圆的厚度达到封装设计的要求；

步骤二：拆除研磨胶带，在晶圆的背面贴上划片胶带，用晶圆划片设备进行划片，形成芯片，在该步骤中，当采用激光划片设备时，还需要对晶圆进行扩片；

步骤三：提供检测合格的第一芯片12，准备一临时载板，加一层临时键合胶，然后贴上第一芯片12，接下来对第一芯片12进行塑封，形成第一塑封层11；拆键合，将第一芯片12连同第一塑封层11翻转，贴到一临时键合胶上，再在第一芯片12的i/o面贴上第一介电层14，开孔后，通过真空溅射制作第一种子层；依次通过贴干膜-曝光-显影-闪蚀，制得建立第一重布线层13，完成第一子模块1的制作；

步骤四：再准备一临时载板，加一层临时键合胶，然后贴上检测合格的第二芯片22，接下来对第二芯片22进行塑封，形成第二塑封层21；拆键合，把第二芯片22和第二塑封层21翻转，贴到临时键合胶上，完成第二子模块2的制作；

步骤五：提供检测合格的第三芯片32，准备一临时载板，加一层临时键合胶，然后贴上第三芯片32，接下来对第三芯片32进行塑封，形成第三塑封层31；拆键合，将第三芯片32连同第三塑封层31翻转，贴到一临时键合胶上，再在第三芯片32的i/o面贴上第三介电层34，开孔后，通过真空溅射制作第三种子层；依次通过贴干膜-曝光-显影-闪蚀，制得第三重布线层33(图10)，完成第三子模块3的制作；

步骤六：对第一重布线层13进行化学活化，然后将第一子模块1、第二子模块2的进行面对面贴合，使第一芯片12的i/o口通过第一重布线层13与第二芯片22互联；

步骤七：参考图11，对第一塑封层11进行减薄处理，使第一芯片12的背面邻近第一塑封层11的表面；对第三重布线层33进行化学活化，然后将第三子模块3贴合于第一塑封层11远离第二子模块2的一侧，使第三重布线层33贴合于第一塑封层11上；

步骤八：对其余的第三重布线层33分别进行化学活化，然后将其余的第三重布线层33贴于已经贴于第一子模块1上的第三子模块3上，制得封装模块；

步骤九：参考图12，在封装模块中建立tmv通孔，再在tmv通孔中建立连接线路4(tmv结构)，将封装模块中的第一芯片12、第二芯片22和第三芯片32电性引出；

步骤十：参考图13，将连接线路4引到封装模块的表面，然后进行真空溅射，并建立种子层；依次通过贴干膜-曝光-显影-闪蚀，制作第二重布线层5，最后植入金属凸块6，完成封装。

实施例三

本实施例与上述实施例二基本相同，区别在于封装模块的结构。本实施例中的封装模块还包括若干第三子模块3，如图10所示，每个第三子模块3包括第三塑封层31、第三芯片32和第三重布线层33，第三芯片32封装于第三塑封层31内且第三芯片32的i/o口外露于第三塑封层31，第三重布线层33位于第三塑封层31的表面并与第三芯片32的i/o口连接，参考图16，若干第三子模块3依次堆叠于第二子模块2远离第一子模块1的一侧，连接线路4与第三重布线层33连接。

本实施例中的降低三维异构物理连接的封装结构的制备方法与上述实施例二基本相同，区别在于以下两个步骤：

步骤七：参考图14，对第二塑封层21进行减薄处理，使第二芯片22的背面邻近第二塑封层21的表面；对第三重布线层33进行化学活化，然后将第三子模块3贴合于第二塑封层21远离第一子模块1的一侧，使第三重布线层33贴合于第二塑封层21上；

步骤八：参考图15，对其余的第三重布线层33分别进行化学活化，然后将其余的第三重布线层33贴于已经贴于第二子模块2上的第三子模块3上，制得封装模块。

本实施例中，对于两个或两个以上的第三子模块3的堆叠形成的封装模块在说明书附图中并未示出，本领域人员根据上述描述可直接获得。

实施例四

本实施例与上述实施例二、实施例三基本相同(相同的部件沿用上述实施例中相同的附图标记)，区别在于封装模块的结构。具体地，封装模块还包括至少两个第三子模块3，每个第三子模块3包括第三塑封层31、第三芯片32和第三重布线层33，第三芯片32封装于第三塑封层31内且第三芯片32的i/o口外露于第三塑封层31，第三重布线层33位于第三塑封层31的表面并与第三芯片32的i/o口连接，若干第三子模块3依次堆叠于第二子模块2远离第一子模块1的一侧，若干第三子模块3依次堆叠于第二子模块2远离第一子模块1的一侧，连接线路4与第三重布线层33连接。

本实施例的降低三维异构物理连接的封装结构的制备方法与上述实施例二、实施例三基本相同，区别在于同时包括实施例二中的第三子模块3的堆叠与实施例三中的第三子模块3的堆叠，具体不再赘述。

上述实施例中，术语“若干”可以指一个、两个、三个甚至更多个。

需要声明的是，上述具体实施方式仅仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本实用新型做各种修改、等同替换、变化等等。但是，这些变换只要未背离本实用新型的精神，都应在本实用新型的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。