一种TFT阵列基板结构的制作方法

一种tft阵列基板结构
技术领域
1.本实用新型涉及tft阵列基板技术领域，尤其涉及一种tft阵列基板结构。


背景技术：

2.顶栅型(top
‑
gate)薄膜晶体管，由于源漏电极与栅极之间没有重叠，因此具有更低的寄生电容和更好的延展性，能避免a
‑
si tft由于栅极和源漏极重叠面积大，而产生较大的寄生电容，因此顶栅型(top
‑
gate)薄膜晶体管中能够降低信号传输过程中的延迟，同时采用自对准的制备方法，有利于制备短沟道器件，并且采用金属氧化物igzo作为有源层，电子迁移率高，有利于提高器件特性，顶栅型薄膜晶体管结构将成为未来显示领域发展的趋势；
3.igzo(indium gallium zinc oxide)为铟镓锌氧化物的缩写，非晶igzo 材料是用于新一代薄膜晶体管技术中的沟道层材料，igzo作为tft有源层载流子迁移率比a
‑
si高，能实现tft的快速充放电，igzo结构比ltps结构简单，制作成本低，并且也能实现在高分辨率及高刷新频率显示，因此igzo薄膜成为oled显示器中驱动tft的有源层是当下热门的趋势。
4.igzo薄膜在现有技术中常用磁控溅射的方法制得，但是igzo薄膜体内通常含有大量的氧空位，氧空位一方面增加了igzo薄膜的载流子浓度，但又降低了载流子的迁移率；同时igzo薄膜涂胶曝光显影脱膜的工艺制程，igzo 薄膜在经过光刻胶脱膜过程中，igzo薄膜会经过剥离液草酸的浸泡，草酸会破坏igzo薄膜存在大量界面晶格缺陷，使igzo中的氧空位增加，降低载流子的迁移率，并且由于界面晶格缺陷，igzo与金属源漏极的接触形成的肖特基接触电阻增大，进而影响igzo tft的驱动电流大小，总体上降低了器件性能。


技术实现要素：

5.为此，需要提供一种tft阵列基板结构，能够减少在tft阵列基板制备过程中，对所述第一有源层的损伤，起到保护第一有源层薄膜的作用，同时减少器件电性的漂移，提高薄膜晶体管的性能。
6.为实现上述目的，本申请提供了一种tft阵列基板结构，包括：遮光层、缓冲层、第一有源层、第二有源层、金属源极、金属漏极、栅极绝缘层、金属栅极层、钝化层；
7.所述遮光层设置于基板上，且所述缓冲层覆盖于所述遮光层上；所述缓冲层上依次设置有所述第一有源层、第二有源层、栅极绝缘层、金属栅极层和钝化层，所述第一有源层和所述第二有源层的大小相同；所述金属源极和金属漏极置于所述钝化层上，且所述金属源极通过第一通孔与所述遮光层连接，所述金属源极还通过第二通孔与所述第二有源层连接；所述金属漏极通过第三通孔与所述第二有源层连接；所述第二通孔和第三通孔置于所述金属栅极层两侧；
8.所述第二有源层的厚度小于所述第一有源层的厚度，所述第一有源层和第二有源层均为igzo有源层；所述第二有源层的致密度大于所述第一有源层的致密度。
9.进一步地，还包括：平坦层和电极层；所述平坦层覆盖设置在所述金属源极和金属
漏极上，且所述电极层通过位于所述平坦层上的第四通孔与所述金属漏极连接。
10.进一步地，所述第一有源层的厚度为0.03um～0.06um，所述第二有源层的厚度为0.002～0.005um。
11.区别于现有技术，上述技术方案本通过两次沉积的方法制备有源层薄膜，通过pvd(物理气相沉积)设备沉积有源层薄膜，将有源层薄膜沉积分为两个过程，第一个过程先将采用沉积一层我们器件所需要的第一有源层，所述第一有源层决定了载流子的浓度，薄膜内部的氧空位稳定，第二过程仍然采用pvd (物理气相沉积)沉积所述第二有源层，所述第二有源层的膜质更加紧密，晶粒更加细致，在去除所述第二有源层上的所述光刻胶不易受到剥离液的破坏，所述第二有源层也作为牺牲层，进一步阻挡剥离液破坏下层的第一有源层，并且由于第二有源层的膜质更加细密，导电电阻更小，容易与金属源极金属漏极形成肖特基欧姆接触，可以适当减化有源层薄膜导体化工艺流程，节省成本输出。能够减少在tft阵列基板制备过程中，对所述第一有源层的损伤，起到保护第一有源层薄膜的作用，同时减少器件电性的漂移，提高薄膜晶体管的性能。
附图说明
12.图1为所述有源层薄膜结构图；
13.图2为沉积所述第一有源层和第二有源层时步骤图；
14.图3为所述光刻胶结构图；
15.图4为所述第一有源层和第二有源层结构图；
16.图5为所述一种tft阵列基板的制作方法步骤图。
17.附图标记说明：
18.1、基板；2、遮光层；3、缓冲层；4、有源层薄膜；5、金属源极；6、金属漏极；7、栅极绝缘层；8、金属栅极层；9、钝化层；10、平坦层；11、电极层；
19.41、第一有源层；42、第二有源层；43、光刻胶。
具体实施方式
20.为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
21.请参阅图1至图5，本实施例提供了一种tft阵列基板的制作方法，包括步骤：沉积遮光层2于基板1上，并于所述遮光层2上制作缓冲层3；于所述缓冲层3上制作第一有源层41，并于所述第一有源层41上制作第二有源层42；图形化所述第一有源层41和第二有源层42，形成有源层薄膜4；所述有源层薄膜4包括：第一有源层41和第二有源层42；于所述第一有源层41上制作栅极绝缘层7，并于所述栅极绝缘层7上制作金属栅极层8；制作钝化层 9；蚀刻所述缓冲层3和钝化层9形成以所述遮光层2为底的第一通孔；蚀刻所述钝化层9形成以所述第一有源层41为底的第二通孔和第三通孔；所述第二通孔和第三通孔分别置于所述金属栅极层8的两侧；制作金属源极5和金属漏极6，所述金属源极5通过所述第一通孔与所述遮光层2连接，所述金属源极5通过所述第二通孔与第一有源层41连接，所述金属漏极6通过所述第三通孔与所述第一有源层41连接；制作平坦层10，并于所述平坦层10上制作第四通孔；制作电极层11，所述电极层11通过所述第四通孔与所述金属漏极6连接；所述第一有源
层41和第二有源层42均为igzo有源层。需要说明的是，在本实施例中，所述基板1可以为玻璃基板1；玻璃基板1在经过清洗干燥后，进入pvd机台，所述遮光层2置于所述基板1上；所述缓冲层3将所述遮光层2完全覆盖，且与所述基板1等大。所述有源层薄膜4是通过pvd 依次进行沉积的，并通过图形化而形成的。需要进一步说明的是，所述第一有源层41的致密度小于所述第二有源层42的致密度，且所述第一有源层41 的厚度大于所述第二有源层42的厚度，所述第一有源层41和第二有源层42 的制作是通过不同的参数而制成的，即：在制程所述第一有源层41时，第一有源层41制备的参数有power(kw),o2(sccm)，teperature(℃)，ar(sccm)， pressure(mpa)，power范围为4kw～8kw，优先6kw，o2的流量范围 10sccm
‑
30sccm，预选为21sccm，teperature(℃)的流量范围20℃
‑
25℃，优选为22℃，ar的流量范围50sccm
‑
150sccm，优选为100sccm，pressure 范围0.2mpa
‑
0.6mpa，优选为0.3mpa；此条件小制备的器件电子迁移率能达到10cm2/vs
‑
15cm2/vs；在制程所述第二有源层42时，仍然采用相同的 pvd(物理气相沉积)沉积，制程的工艺要相对第一有源层41更加紧密，膜质更加细致，所述第二有源层42制备的参数有power(kw),o2(sccm)， teperature(℃)，ar(sccm)，pressure(mpa)，其中power的范围是2kw～4kw，优选3kw，采用此低功率制备的第二有源层42，沉积速率更低，减少晶格缺陷，薄膜更加致密，o2的流量范围10sccm～30sccm，预选为21sccm， teperature(℃)的流量范围50℃～100℃，优选为80℃，ar的流量范围 50sccm～150sccm，优选为100sccm，pressure范围0.2mpa～0.6mpa，优选为 0.3mpa。所述第二有源层42经过高温制程之后，薄膜更加致密，部分偏向结晶化，进行光刻胶43剥离时，光刻胶43剥离液对其伤害很小，并且部分偏向结晶化导致其与源漏极的肖特基欧姆接触更加顺畅，一定程度上可以减少所述有源层薄膜4导体化的工艺，对于所述第一有源层41，保证第一有源层41的膜质，对提高电子迁移率有很大帮助，并且提高器件的稳定性，进一步保证了显示效果。上述技术方案本通过两次沉积的方法制备有源层薄膜4，通过pvd(物理气相沉积)设备沉积有源层薄膜4，将有源层薄膜4沉积分为两个过程，第一个过程先将采用沉积一层我们器件所需要的第一有源层41，所述第一有源层41决定了载流子的浓度，薄膜内部的氧空位稳定，第二过程仍然采用pvd(物理气相沉积)沉积所述第二有源层42，所述第二有源层42的膜质更加紧密，晶粒更加细致，在去除所述第二有源层42上的所述光刻胶43 不易受到剥离液的破坏，所述第二有源层42也作为牺牲层，进一步阻挡剥离液破坏下层的第一有源层41，并且由于第二有源层42的膜质更加细密，导电电阻更小，容易与金属源极5金属漏极6形成肖特基欧姆接触，可以适当减化有源层薄膜4导体化工艺流程，节省成本输出。能够减少在tft阵列基板1 制备过程中，对所述第一有源层41的损伤，起到保护第一有源层41薄膜4 的作用，同时减少器件电性的漂移，提高薄膜晶体管的性能。
22.请参阅图2至图4，在本实施例中，所述图形化所述第一有源层41和第二有源层42步骤包括如下步骤：于所述第二有源层42上涂布光刻胶43，对所述光刻胶43进行曝光显影，去除被曝光的光刻胶43；蚀刻未被所述光刻胶 43覆盖的所述第一有源层41和所述第二有源层42；去除所述第二有源层42 上的所述光刻胶43。需要说明的是，通过两次沉积形成位于所述缓冲层3上的第一有源层41和第二有源层42，并在所述第二有源层42上涂布光刻胶43，采用半色调光罩对所述光刻胶43进行曝光，再采用碱性的显影液对曝光后的所述光刻胶43进行显影，去除被曝光的所述光刻胶43，保留未被曝光的所述光刻胶43保留下来，形成所述光刻胶43图案，然后再经过蚀刻液，未被所述光刻胶43覆盖的所述有源层薄膜4将被蚀
刻液腐蚀，有所述光刻胶43覆盖的所述有源层薄膜4将会被保护，不被蚀刻液蚀刻，最后经过光刻胶43剥离液，将所述第二有源层42上的所述光刻胶43剥离干净，最终得到器件所需要的图案化有源层薄膜4，在进行所述第二有源层42上所述光刻胶43剥离的工艺时，所述第二有源层42因有较高的致密性，即致密度；光刻胶43剥离液可以为草酸等。所述第一有源层41的厚度范围0.03um～0.06um，优先 0.04um，然后采用pvd(物理气相沉积)进行沉积的第二有源层42厚度较薄，第二有源层42的厚度范围为0.002～0.005um，所述第二有源层42的作用是作为牺牲层阻挡草酸破坏第一层有源层的表面，保证了第一有源层41的氧空位和载流子稳定，进一步确保器件电性稳定；所述第二有源层42将保护第一有源层41不被光刻胶43剥离液腐蚀，能够减少在tft阵列基板1制备过程中，对所述第一有源层41的损伤，起到保护第一有源层41薄膜4的作用，同时减少器件电性的漂移，提高薄膜晶体管的性能。
23.在本实施例中，所述第一有源层41的制作温度小于所述第二有源层42 的制作温度。所述第一有源层41和第一有源层41经过涂胶曝光显影蚀刻脱膜形成有源层薄膜4，请参阅图3。根据此tft阵列基板1结构及制作方法可避免第一有源层41与光刻胶43剥离液的接触，让更加致密的第二有源层42 接触光阻剥离液，避免光刻胶43剥离液对第一有源层41表面的破坏，此第二有源层42经过高温制程之后，薄膜更加致密，部分偏向结晶化，进行光刻胶43剥离时，光刻胶43剥离液对第二有源层42伤害很小，并且部分偏向结晶化导致第二有源层42与金属源极5金属漏极6的肖特基欧姆接触更加顺畅，一定程度上可以减少有源层薄膜4导体化的工艺，对于第二有源层42，保证第二有源层42的膜质，对提高电子迁移率有很大帮助，并且提高器件的稳定性，进一步保证了显示效果。
24.在某些实施例中，所述遮光层2为金属钼材质。需要说明的是，在玻璃基板1上沉积遮光层2金属钼，金属钼的厚度范围为0.1um～0.2um，优先为0.15um，金属膜通过曝光工艺和蚀刻工艺得到图案化，再在金属钼上沉积缓冲层3，
25.请参阅图1，本实施例提供了一种tft阵列基板1结构，包括：遮光层2、缓冲层3、第一有源层41、第二有源层42、金属源极5、金属漏极6、栅极绝缘层7、金属栅极层8、钝化层9、平坦层10和电极层11；所述遮光层2设置于基板1上，且所述缓冲层3覆盖于所述遮光层2上；所述缓冲层3上依次设置有所述第一有源层41、第二有源层42、栅极绝缘层7、金属栅极层8 和钝化层9，所述第一有源层41和所述第二有源层42的大小相同；所述金属源极5和金属漏极6置于所述钝化层9上，且所述金属源极5通过第一通孔与所述遮光层2连接，所述金属源极5还通过第二通孔与所述第二有源层42 连接；所述金属漏极6通过第三通孔与所述第二有源层42连接；所述第二通孔和第三通孔置于所述金属栅极层8两侧；所述平坦层10覆盖设置在所述金属源极5和金属漏极6上，且所述电极层通过位于所述平坦层10上的第四通孔与所述金属漏极6连接。需要说明的是，上述技术方案本通过所第一有源层41和第二有源层42的设置，将有源层薄膜4分为上下两层，将所述第二有源层42作为牺牲层保护所述第一有源层41。具体的，避免所述第一有源层 41与光刻胶43剥离液的接触，避免光刻胶43剥离液对所述第一有源层41表面的破坏，部分偏向结晶化的第二有源层42其与源漏极的肖特基欧姆接触更加顺畅，一定程度上可以减少有源层薄膜4导体化的工艺，保证有源层薄膜4 的膜质，对提高电子迁移率有很大帮助，并且提高器件的稳定性，进一步保证了显示效果。在某些实施例中，所述第二有源层42的厚度小于所述第一有源层41的厚度。且所述第二有源层42的致密度大于所述第一有源层41的致密度。第一个过程先沉积一层我们器件所需要的第
一有源层41，所述第一有源层41决定了载流子的浓度，薄膜内部的氧空位稳定，第二过程仍然采用pvd (物理气相沉积)沉积所述第二有源层42，所述第二有源层42的膜质更加紧密，晶粒更加细致，在去除所述第二有源层42上的所述光刻胶43不易受到剥离液的破坏，所述第二有源层42也作为牺牲层，进一步阻挡剥离液破坏下层的第一有源层41，并且由于第二有源层42的膜质更加细密，导电电阻更小，容易与金属源极5金属漏极6形成肖特基欧姆接触，可以适当减化有源层薄膜4导体化工艺流程，节省成本输出。能够减少在tft阵列基板1制备过程中，对所述第一有源层41的损伤，起到保护第一有源层41薄膜4的作用，同时减少器件电性的漂移，提高薄膜晶体管的性能。
26.需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型的专利保护范围之内。