一种隧道磁电阻及隧道磁器件的制作方法

本实用新型涉及磁传感器技术领域，具体涉及一种隧道磁电阻及隧道磁器件。

背景技术：

磁传感技术被广泛应用于新能源、智能交通、工业控制、智能家电及智能网络等领域。目前正在被广泛推广的为tmr(tunnelingmagnetoresistance)技术，即隧道磁电阻。

隧道磁电阻效应产生的机理是自旋相关的隧穿效应，其核心在mtj(magnetictunneljunction)器件，也即是磁性隧道结器件。磁性隧道结包括磁化取向固定的钉扎层、磁化取向可通过磁场电流改变的自由层、以及位于所述钉扎层和所述自由层之间的隧穿势垒层，在磁性隧道结的自由层和钉扎层各连接有一个电极。mtj器件具有隧道磁电阻效应，当自由层受磁场或电流作用磁化取向方向和钉扎层的磁化取向同向平行时，隧道磁电阻呈现低电阻态；当自由层受磁场或电流作用磁化取向方向和钉扎层的磁化趋向反向平行时，隧道磁电阻呈现高电阻态。

但是目前隧道磁电阻相应地饱和场相对较小，饱和场绝对值一般小于200gs，且在饱和场内线性度相对较差。进而对于一些开环设计或者对于饱和场要求较大的传感器应用中受到限制。

技术实现要素：

因此，本实用新型要解决的技术问题在于克服现有技术中隧道磁电阻饱和场小、线性度差的问题。从而提供一种隧道磁电阻及隧道磁器件。

本实用新型提供一种隧道磁电阻，包括：钉扎层；与所述钉扎层相对设置的自由层，所述自由层为超顺磁层，所述自由层的厚度小于或等于临界厚度；位于所述钉扎层和所述自由层之间的隧穿势垒层。

可选的，所述自由层包括cofe40b20自由层或cofe60b20自由层。

可选的，所述自由层的厚度为1.0nm～1.4nm。

可选的，还包括：相对设置的顶层导电结构和底层导电结构；所述钉扎层、自由层和隧穿势垒层均位于所述顶层导电结构和底层导电结构之间，所述自由层位于所述顶层导电结构和隧穿势垒层之间，所述钉扎层位于所述底层导电结构和所述隧穿势垒层之间。

可选的，所述顶层导电结构包括顶层导电本体和界面层，所述界面层位于所述顶层导电本体和所述自由层之间。

可选的，所述界面层包括ta界面层或ru界面层。

可选的，所述钉扎层包括：第一子钉扎膜、第二子钉扎膜、第三子钉扎膜和第四子钉扎膜，第一子钉扎膜、第二子钉扎膜、第三子钉扎膜和第四子钉扎膜在自所述自由层隧穿势垒层至所述隧穿势垒层自由层的方向上依次层叠；所述第一子钉扎膜包括cofe40b20子钉扎膜；所述第二子钉扎膜包括ru子钉扎膜；所述第三子钉扎膜包括cofe30子钉扎膜；所述第四子钉扎膜包括ptmn62子钉扎膜。

可选的，所述第一子钉扎膜的厚度为1.4nm～3nm；所述第二子钉扎膜的厚度为0.7nm～1.0nm；所述第三子钉扎膜的厚度为1.5nm～2nm；所述第四子钉扎膜的厚度为15nm～20nm。

本实用新型还提供一种隧道磁器件，包括本实用新型的隧道磁电阻。

可选的，所述隧道磁电阻的数量为若干个，且各隧道磁电阻之间串联连接。

本实用新型技术方案具有以下有益效果：

1.本实用新型技术方案提供的隧道磁电阻，隧道磁电阻中的自由层选用厚度小于或等于临界厚度的超顺磁层，在磁化过程中，组成超顺磁的单畴颗粒的磁矩能够沿同一方向取向而达到磁饱和，磁化率较高，因此，本实用新型提供的隧道磁电阻具有大的饱和场和大的线性度。

2.进一步，顶层导电结构包括顶层导电本体和界面层，界面层位于顶层导电本体和自由层之间；界面层包括ta界面层或ru界面层。界面层有效防止自由层往顶层导电本体扩散，确保了自由层的热稳定性。

3.进一步，自由层位于所述底层导电结构和隧穿势垒层之间，因为在形成自由层之前膜层结构较少，底层导电结构较为平整，因此在形成自由层的时候，不容易受前层膜层的影响，从而容易获得连续、均匀的自由层膜层，使工艺更加容易稳定的控制。

4.本实用新型技术方案提供一种隧道磁器件，把若干个隧道磁电阻串联连接形成隧道磁器件，可应用于对饱和场要求较大的传感器领域。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图7为一种隧道磁电阻形成过程的结构示意图；

图8为本实用新型一实施例提供的退火磁化处理的一种条件；

图9为现有技术隧道磁电阻的tmr输出曲线；

图10为本实用新型一实施例提供的隧道磁电阻的tmr输出曲线；

图11为本实用新型一实施例提供的隧道磁器件的结构示意图。

具体实施方式

下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本实施例提供一种隧道磁电阻的制造方法，包括如下步骤：形成钉扎层；形成自由层，所述自由层的厚度小于或等于临界厚度；在形成所述钉扎层的步骤和形成所述自由层的步骤之间，形成隧穿势垒层；对所述自由层进行退火，使得所述自由层成为超顺磁层。

图1至图6为一种隧道磁电阻形成过程的结构示意图。

请参考图1，提供基板1。

所述基板1可以是硅基板或者玻璃基板。

请参考图2，在基板1一侧的表面上形成底层导电结构2。

形成底层导电结构2的步骤包括：在基板1的一侧表面上形成第一底层导电膜；在第一底层导电膜背向基板1一侧的表面上形成第二底层导电膜；在第二底层导电膜背向第一底层导电膜一侧的表面上形成第三底层导电膜；在第三底层导电膜背向第二底层导电膜一侧的表面上形成第四底层导电膜；在第四底层导电膜背向第三底层导电膜一侧的表面上形成第五底层导电膜；在第五底层导电膜背向第四底层导电膜一侧的表面上形成第六底层导电膜。

在一个实施例中，第一底层导电膜为ta导电膜，第一底层导电膜的厚度为4nm～6nm,如5nm。

在一个实施例中，第二底层导电膜为ru导电膜，第二底层导电膜的厚度为12nm～16nm,如15nm。在其他实施方式中，第二底层导电膜的材料为cun导电膜，第二底层导电膜的厚度为10nm～50nm，例如，可以是10nm、20nm、30nm、40nm、50nm。

在一个实施例中，第三底层导电膜为ta导电膜，第三底层导电膜的厚度为4nm～6nm,如5nm。

在一个实施例中，第四底层导电膜为ru导电膜，第四底层导电膜的厚度为12nm～16nm,如15nm。在其他实施方式中，第四底层导电膜为cun导电膜，第四底层导电膜的厚度为10nm～50nm，例如，可以是10nm、20nm、30nm、40nm、50nm。

在一个实施例中，第五底层导电膜为ta导电膜，第五底层导电膜的厚度为4nm～6nm,如5nm。

在一个实施例中，第六底层导电膜为ru导电膜，第六底层导电膜的厚度为8nm～12nm,如10nm。

请参考图3，在底层导电结构2背向基板1一侧的表面上形成钉扎层3。

本实施例中，形成钉扎层3的步骤包括：在底层导电结构2背向基板1一侧的表面上形成第四子钉扎膜304；在第四子钉扎膜304背向底层导电结构2一侧的表面上形成第三子钉扎膜303；在第三子钉扎膜303背向第四子钉扎膜304一侧的表面上形成第二子钉扎膜302；在第二子钉扎膜302背向第三子钉扎膜303一侧的表面上形成第一子钉扎膜301。

在一个实施例中，第四子钉扎膜304包括ptmn62子钉扎膜，第四子钉扎膜304的厚度为15nm～20nm，例如，可以是15nm、16nm、18nm或者20nm。

在一个实施例中，第三子钉扎膜303包括cofe30子钉扎膜，第三子钉扎膜303的厚度为1.5nm～2nm，例如，可以是1.5nm、1.6nm、1.8nm或者2nm。

在一个实施例中，第二子钉扎膜302包括ru子钉扎膜，第二子钉扎膜302的厚度为0.7nm～1.0nm,例如，可以是0.7nm、0.85nm或者1nm。

在一个实施例中，第一子钉扎膜301包括cofe40b20子钉扎膜，第一子钉扎膜301的厚度为1.4nm～3nm，例如，可以是1.4nm、1.8nm、2nm、2.5nm或者3nm。

在一个实施例中，ptmn62作为铁磁层，cofe40b20、ru与cofe30组成反铁磁复合层。

请参考图4，在钉扎层3背向底层导电结构2一侧的表面上形成隧穿势垒层4。

隧穿势垒层4包括mgo隧穿势垒层。

隧穿势垒层4的厚度为0.5nm～1.5nm，例如，可以是0.5nm、1nm、1.2nm或1.5nm，隧穿势垒层4的厚度可以根据隧道磁电阻的实际电阻需求调整。

请参考图5，在隧穿势垒层4背向钉扎层3的一侧形成自由层5。

本实施例中的自由层5是单层结构。

在一个实施例中，自由层5包括cofe40b20自由层，在其他实施方式中，自由层5还可以是cofe60b20自由层。

自由层5的厚度小于或等于临界厚度。自由层5的厚度为1.0nm～1.4nm，例如可以是1.0nm、1.2nm、1.3nm或者1.4nm。

形成所述自由层5的工艺包括磁控溅射工艺，采用专用的磁控溅射设备，镀膜精度在0.01nm以内，确保自由层5达成需要的膜厚和精度。

请参考图6，在钉扎层3、隧穿势垒层4和自由层5整体背向基板1的一侧形成顶层导电结构6。

具体的，在自由层5背向隧穿势垒层4一侧的表面上形成顶层导电结构6。

形成顶层导电结构6的步骤包括：在自由层5背向隧穿势垒层4一侧的表面上形成界面层602；在界面层602背向自由层5一侧的表面上形成顶层导电本体601。

界面层602包括ta界面层或ru界面层。

界面层在后续的退火磁化处理中有效防止自由层5往顶层导电本体601扩散，确保了自由层5的热稳定性。

请参考图7，对自由层5进行退火磁化处理，使得所述自由层5成为超顺磁层。

图8提供了对自由层5进行退火磁化处理的一种退火条件，图8中的横轴为时间，单位为小时；图8中的纵向主轴为退火磁化处理采用的温度，单位为℃，图8中的纵向次轴为退火磁化处理施加的磁场，单位为gs。

在一个实施例中，退火磁化处理中，退火温度为330℃～400℃，例如，可以是330℃、350℃、380℃、或400℃。退火温度根据钉扎层3的材料合理选择，一般退火温度需高于钉扎层3的材料的居里温度。提高退火温度可以促进自由层5晶格化，使自由层5超顺磁效应更加明显，从而使隧道磁电阻的饱和场越大，饱和场内的线性度越好；退火温度过高会影响磁性材料的热稳定性。

在一个实施例中，退火磁化处理中，退火时间为2小时～6小时，例如，可以是2小时、3小时、4小时或6小时。退火时间太短，钉扎层3和自由层5达不到稳定状态，当钉扎层3和自由层5达到稳定状态后，过长的退火时间是不必要的。延长退火时间可以促进自由层5晶格化，使自由层5超顺磁效应更加明显，从而使隧道磁电阻的饱和场越大，饱和场内的线性度越好。时间过长工艺效率降低，成本增高。

本实施例中，退火磁化处理中，磁化方向平行于所述自由层5与所述钉扎层3相对的表面。当退火磁化处理完成后，钉扎层3形成固定磁矩，钉扎层3中磁矩的方向平行于磁化方向。

在一个实施例中，退火磁化处理中，施加的磁场强度为4000gs～20000gs，例如，可以是4000gs、10000gs、15000gs或者20000gs。过高的磁场强度是不必要的，过低的磁场强度对钉扎层3不能进行有效的磁化，磁场强度根据钉扎层3的材料及厚度合理选择。

在退火磁化过程中，可以通过提高退火温度或延长退火时长来增大隧道磁器件的线性度。

在本实施方式中，因为界面层602位于顶层导电本体601和自由层5之间，因此，界面层602在退火磁化处理的过程中能够有效地防止自由层5的扩散，确保了自由层5的热稳定性。

退火磁化处理使自由层5晶格化，隧道磁电阻中的自由层5形成超顺磁。

隧道磁电阻中的自由层5选用厚度小于或等于临界厚度的超顺磁层，在退火磁化处理过程中，组成超顺磁的单畴颗粒的磁矩能够沿同一方向取向而达到磁饱和，磁化率较高。因此，本实施例提供的隧道磁电阻具有大的饱和场和大的线性度。

本实例提供一种隧道磁电阻，参考图7，包括：钉扎层3；与所述钉扎层3相对设置的自由层5，所述自由层5为超顺磁层，所述自由层5的厚度小于或等于临界厚度；位于所述钉扎层3和所述自由层5之间的隧穿势垒层4。

隧道磁电阻还包括基板1，基板1位于钉扎层3背向隧穿势垒层4的一侧。

基板1可以是硅基板或者玻璃基板。

在本实施例中，隧道磁电阻还具有相对设置的顶层导电结构6和底层导电结构2。钉扎层3、自由层5和隧穿势垒层4均位于顶层导电结构6和底层导电结构2之间，自由层5位于顶层导电结构6和隧穿势垒层4之间，钉扎层3位于底层导电结构2和所述隧穿势垒层4之间。

底层导电结构2包括自下而上依次层叠的第一底层导电膜、第二底层导电膜、第三底层导电膜、第四底层导电膜、第五底层导电膜和第六底层导电膜。

在一个实施例中，第一底层导电膜为ta导电膜，第一底层导电膜的厚度为4nm～6nm,如5nm。

在一个实施例中，第二底层导电膜为ru导电膜，第二底层导电膜的厚度为12nm～16nm,如15nm。在其他实施方式中，第二底层导电膜为cun导电膜，第二底层导电膜的厚度为10nm～50nm，例如，可以是10nm、20nm、30nm、40nm或者50nm。

在一个实施例中，第三底层导电膜为ta导电膜，第三底层导电膜的厚度为4nm～6nm,如5nm。

在一个实施例中，第四底层导电膜为ru导电膜，第四底层导电膜的厚度为12nm～16nm,如15nm。在其他实施方式中，第四底层导电膜为cun导电膜，第四底层导电膜的厚度为10nm～50nm，例如，可以是10nm、20nm、30nm、40nm或者50nm。

在一个实施例中，第五底层导电膜为ta导电膜，第五底层导电膜的厚度为4nm～6nm,如5nm。

在一个实施例中，第六底层导电膜为ru导电膜，第六底层导电膜的厚度为8nm～12nm,如10nm。

钉扎层3包括：第一子钉扎膜301、第二子钉扎膜302、第三子钉扎膜303和第四子钉扎膜304，第一子钉扎膜301、第二子钉扎膜302、第三子钉扎膜303和第四子钉扎膜304在自所述自由层5至所述隧穿势垒层4的方向上依次层叠。

在一个实施例中，第四子钉扎膜304包括ptmn62子钉扎膜，第四子钉扎膜304的厚度为15nm～20nm，例如，可以是15nm、16nm、18nm或者20nm。

在一个实施例中，第三子钉扎膜303包括cofe30子钉扎膜，第三子钉扎膜303的厚度为1.5nm～2nm，例如，可以是1.5nm、1.6nm、1.8nm或者2nm。

在一个实施例中，第二子钉扎膜302包括ru子钉扎膜，第二子钉扎膜302的厚度为0.7nm～1.0nm,例如，可以是0.7nm、0.85nm或者1nm。

在一个实施例中，第一子钉扎膜301包括cofe40b20子钉扎膜，第一子钉扎膜301的厚度为1.4nm～3nm，例如，可以是1.4nm、1.8nm、2nm、2.5nm或者3nm。

在一个实施例中，ptmn62作为铁磁层，cofe40b20、ru与cofe30组成反铁磁复合层。

隧穿势垒层4包括mgo隧穿势垒层。

隧穿势垒层4的厚度为0.5nm～1.5nm，例如，可以是0.5nm、1nm、1.2nm或1.5nm，隧穿势垒层4的厚度可以根据隧道磁电阻的实际电阻需求调整。

本实施例中的自由层5是单层结构。

自由层5包括cofe40b20自由层，在其他实施方式中，自由层5还可以是cofe60b20自由层。

自由层5为超顺磁层，自由层5的厚度小于或等于临界厚度。自由层5的厚度为1.0nm～1.4nm，例如可以是1.0nm、1.2nm、1.3nm或者1.4nm。

顶层导电结构6包括顶层导电本体601和界面层602，界面层602位于顶层导电本体601和自由层5之间。

界面层602包括ta界面层或ru界面层。

隧道磁电阻中的自由层5选用厚度小于或等于临界厚度的超顺磁层，使隧道磁电阻具有大的饱和场和大的线性度。

请参考图9，图9为现有技术中隧道磁电阻的tmr输出曲线，图9中的横轴为外加磁场强度，单位为gs；图9中的纵轴为tmr率，单位为％。图9中隧道磁电阻的饱和场相对较小，绝对值小于300gs，tmr率随外加磁场的变化线性度小。

请参考图10，图10为本实施例提供的隧道磁电阻的tmr输出曲线，图10中的横轴为磁场强度，单位为gs；图10中的纵轴为tmr率，单位为％。图10中的隧道磁电阻因采用了超顺磁层的自由层5，隧道磁电阻的饱和场相对较大，绝对值小于2000gs，且tmr率随外加磁场的变化线性度大。

本实用新型另一实施例还提供一种隧道磁器件，包括上述隧道磁电阻，请参考图11，隧道磁器件中的隧道磁电阻的数量为若干个，且各隧道磁电阻之间串联连接。

在本实施例中，各个隧道磁电阻中的基板1是整面的，相邻的隧道磁电阻通过底层导电结构2或者顶层导电结构6电连接；串联连接可以通过导线7电连接。

把若干个隧道磁电阻串联连接形成隧道磁器件，可应用于对饱和场要求较大的传感器领域。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。