光探测器芯片阵列的制作方法

本实用新型涉及探测设备技术领域，尤其涉及一种光探测器芯片阵列。

背景技术：

雪崩光电二极管(apd)是一种利用内光电效应和雪崩倍增效应实现光信号的探测和信号放大的器件，其核心结构是pn结。雪崩光探测器芯片由于其具有光探测倍增的作用，通常应用于对微弱光信号的探测，也是目前激光雷达、轨道交通等智能设备用于弱光信号检测的主要光探测接收芯片。

现有技术中的激光雷达探测技术，如图1所示，通常采用的是单颗雪崩光探测器芯片，或者是由单颗apd雪崩光探测器芯片封装的to器件拼装组合成阵列芯片进行探测。

然而现有技术中的单颗芯片用于激光雷达很难实现多线探测，如果需要达到实用级的50线，或者更高分辨率的300线激光雷达探测，单颗雪崩光探测器芯片是无法达到的。而如果采用多只to进行封装组合的方案，又存在体积大，费用高的问题，并且多只to封装组合还存在芯片间距无法保证的问题。

技术实现要素：

为了解决更高分辨率的激光雷达探测和减少光探测器芯片阵列体积的技术问题，本实用新型提供了一种光探测器芯片阵列。

第一方面，本实用新型提供了一种光探测器芯片阵列包括：多个雪崩光探测器芯片单元，所述雪崩光探测器芯片单元包括光敏面和电极层；所述电极层包括电极环和电极焊盘，所述电极环围绕所述光敏面设置，所述电极焊盘与所述电极环电连接；多个所述光敏面呈直线线阵排布，相邻两个所述光敏面之间具有间隔间距。

可选地，所述间隔间距为d，d的取值范围为5μm<d<50μm。

可选地，所述多个雪崩光探测器芯片单元的同一底面为负电极。

可选地，两个所述雪崩光探测器芯片单元之间的击穿电压的差值小于或等于1v。

本实用新型实施例提供的上述技术方案与现有技术相比具有如下优点：

本实用新型实施例提供的光探测器芯片阵列包括：多个雪崩光探测器芯片单元，所述雪崩光探测器芯片单元包括光敏面和电极层；所述电极层包括电极环和电极焊盘，所述电极环围绕所述光敏面设置，所述电极焊盘与所述电极环电连接；多个所述光敏面呈直线线阵排布，相邻两个所述光敏面之间具有间隔间距。本实用新型实施例提供的光探测器芯片阵列通过将多个雪崩光探测器芯片单元线阵组合，从而有效地提升了激光雷达的探测分辨率，并且由于直接采用雪崩光探测器芯片单元组成阵列，也大大缩小了采用器件组装空间，从而有效的解决了激光探测分辨率差、光探测器芯片阵列体积大的问题。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本实用新型的实施例，并与说明书一起用于解释本实用新型的原理。

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

附图中：

图1是单颗雪崩光探测器芯片的结构示意图；

图2是本实用新型实施例提供的光探测器芯片阵列的结构示意图；

图3是图2中a处的局部放大图；

图4至图10是本实用新型实施例提供的光探测器芯片阵列的制备方法示意图。

附图标记：

100、光探测器芯片阵列；110、雪崩光探测器芯片单元；111、光敏面；112、电极层；1121、电极环；1122、焊盘；

101、顶层；102、场控层；103、吸收层；104、缓冲层；105、衬底；106、扩散阻挡介质膜；107、增透膜；108、扩散掺杂区。

具体实施方式

为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本实用新型的具体实施方式。以下描述中，需要理解的是，“前”、“后”、“上”、“下”、“左”、“右”、“纵”、“横”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“头”、“尾”等指示的方位或位置关系为基于附图所示的方位或位置关系、以特定的方位构造和操作，仅是为了便于描述本技术方案，而不是指示所指的装置或元件必须具有特定的方位，因此不能理解为对本实用新型的限制。

还需要说明的是，除非另有明确的规定和限定，“安装”、“相连”、“连接”、“固定”、“设置”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。当一个元件被称为在另一元件“上”或“下”时，该元件能够“直接地”或“间接地”位于另一元件之上，或者也可能存在一个或更多个居间元件。术语“第一”、“第二”、“第三”等仅是为了便于描述本技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此，限定有“第一”、“第二”、“第三”等的特征可以明示或者隐含地包括一个或者更多个该特征。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本实用新型实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本实用新型。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本实用新型的描述。

参考图2至图10，本实用新型实施例还提供了一种光探测器芯片阵列100包括：多个雪崩光探测器芯片单元110，雪崩光探测器芯片单元110包括光敏面111和电极层112；电极层112包括电极环1121和电极焊盘1122，电极环1121围绕光敏面111设置，电极焊盘1122与电极环1121电连接；多个光敏面111呈直线线阵排布，相邻两个光敏面111之间具有间隔间距。本实用新型实施例提供的光探测器芯片阵列100通过将多个雪崩光探测器芯片单元110线阵组合，从而有效地提升了激光雷达的探测分辨率，并且由于直接采用雪崩光探测器芯片单元110组成阵列，也大大缩小了采用器件组装空间，从而有效的解决了激光探测分辨率差、光探测器芯片阵列100体积大的问题。

具体地，多个雪崩光探测器芯片单元110的数量为30个至36个。在一具体实施方式中，多个雪崩光探测器芯片单元110的数量为32个，这样可以形成1×32个雪崩光探测器芯片单元110，从而有效地提升了激光雷达的探测分辨率。当然，多个雪崩光探测器芯片单元110也可以形成2×32个雪崩光探测器芯片单元110，或者形成n×32个雪崩光探测器芯片单元110。

相邻两个光敏面111之间具有间隔间距，相邻两个光敏面111之间具有间隔，这样可以避免两个雪崩光探测器芯片单元110之间导通，提高激光雷达的探测分辨率。间隔间距为d，d的取值范围为5μm<d<50μm，从而使得光探测器芯片阵列100的体积减小。

多个雪崩光探测器芯片单元110的同一底面为负电极，这样可以给光探测器芯片阵列100同时上电。

两个雪崩光探测器芯片单元110之间的击穿电压的差值小于或等于1v。多个雪崩光探测器芯片单元110的击穿电压不同，在多个雪崩光探测器芯片单元110同时上电后，任意两个雪崩光探测器芯片单元110之间的击穿电压的差值不大于1v。这样，可以延长光探测器芯片阵列100的使用寿命。

以下详细说明本实用新型实施例提供的光探测器芯片阵列100的制备方法，该制备方法用于制备光探测器芯片阵列110。该制备方法包括以下步骤：

在衬底105上形成外延结构；

在外延结构上形成扩散阻挡介质膜106；

光刻扩散阻挡介质膜106，形成多个扩散区窗口；

光刻多个扩散区窗口，形成二次扩散区；

对二次扩散区进行扩散，形成扩散掺杂区108；

在扩散阻挡介质膜106上形成增透膜107。

利用本实用新型实施例提供的光探测器芯片阵列100的制备方法，通过光刻扩散阻挡介质膜106，形成多个扩散区窗口，这样制备得到的光探测器芯片阵列100，可以有效地提升了激光雷达的探测分辨率，也大大缩小了采用器件组装空间，从而有效的解决了激光探测分辨率差、光探测器芯片阵列100体积大的问题。

具体地，外延结构依次包括：顶层101、场控层102、吸收层103、以及缓冲层104；缓冲层104形成于衬底105上。顶层101为inp顶层，场控层102为inp场控层，吸收层103为ingaas吸收层，缓冲层104为inp缓冲层，衬底105为inp衬底。

扩散阻挡介质膜106的厚度为1.5μm，扩散阻挡介质膜106为sio2扩散阻挡介质膜。

二次扩散区的刻蚀深度为0.2μm至1μm。

在扩散阻挡介质膜106上形成增透膜107后还包括制备光探测器芯片阵列100的正电极和负电极。具体地，制备光探测器芯片阵列100的正电极包括通过溅射或电子束蒸发光探测器芯片阵列100的正面金属，然后光刻剥离形成金属正电极。制备光探测器芯片阵列100的负电极包括在光探测器芯片阵列100的背面蒸镀负电极材料。金属正电极可以采用ti、pt或au中的一种或多种。负电极材料可以采用au。

以下详细说明本实用新型实施例提供的光探测器芯片阵列100的制备方法：

第一步：参考图4，通过金属有机化合物化学气相沉淀(mocvd，metal-organicchemicalvapordeposition)法在衬底105上形成外延结构；

第二步：参考图5，通过等离子体增强化学气相沉积法(pecvd，plasmaenhancedchemicalvapordeposition)在外延结构上形成扩散阻挡介质膜106，厚度为1.5μm；

第三步：在扩散阻挡介质膜106上光刻多个扩散区窗口；

第四步：参考图6，在扩散区窗口对顶层101进行二次扩散，形成二次扩散区，刻蚀深度为0.2μm至1μm；

第五步：参考图7和图8，在二次扩散区上进行锌扩散，形成扩散掺杂区108；

第六步：参考图9，通过等离子体增强化学气相沉积法在扩散阻挡介质膜106上形成增透膜107；

第七步：参考图10，光刻电极引线孔；

第八步：通过溅射或者电子束蒸发雪崩光探测器芯片单元110的正面金属电极，然后光刻剥离，在雪崩光探测器芯片单元110的正面形成金属正电极；

第九步：将雪崩光探测器芯片单元110的背面减薄到150μm至300μm；

第十步：在雪崩光探测器芯片单元110的背面蒸镀负电极材料，高温合金形成欧姆接触。

可以理解的，以上实施例仅表达了本实用新型的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，可以对上述技术特点进行自由组合，还可以做出若干变形和改进，这些都属于本实用新型的保护范围；因此，凡跟本实用新型权利要求范围所做的等同变换与修饰，均应属于本实用新型权利要求的涵盖范围。