技术特征：
1.一种集成半导体功率晶体管封装(10)，包括一半桥电路(100)，包括与低侧开关(130)的正功率端子串联连接的高侧开关(110)的负功率端子；每个开关(110、130)包括多个电并联连接的半导体功率晶体管管芯(400a、400b)；一第一基板(41)，具有覆层(415c)，覆层(415c)烧结接合至至少一个半导体功率晶体管管芯(400b)，至少一个半导体功率晶体管管芯(400b)限定所述低侧功率开关(130)；一第二基板(41)，与所述第一基板(41)平行；所述第二基板(44)具有覆层(445d)，覆层(445d)烧结接合至至少一个半导体功率晶体管管芯(400a)，至少一个半导体功率晶体管管芯(400a)限定所述高侧功率开关(110)；多个竖直间隔件(425b)，将至少一个半导体功率晶体管管芯(400b)烧结接合到所述第二基板(44)的覆层(445c)，其中至少一个半导体功率晶体管管芯(400b)限定所述第一基板(41)上的低侧功率开关(130)；多个竖直间隔件(425a)，将至少一个半导体功率晶体管管芯(400a)烧结接合到第一基板(41)的覆层(415c)，其中至少一个半导体功率晶体管管芯(400a)限定所述第二基板上的高侧功率开关(110)；和密封剂(460)，其至少密封所述第一和第二基板(41、44)之间的空腔。2.根据权利要求1所述的集成半导体功率晶体管封装(10)，其特征在于，还包括：一电互连结构，形成每个半导体功率晶体管管芯(400a、400b)的负电源端子焊盘(220)和引线框架引脚(505b)之间的开尔文栅极返回信号路径。3.根据前述权利要求中任一项所述的集成半导体功率晶体管封装(10)，其特征在于，还包括：至少一个引线框架引脚(505a)，接合到所述第一基板(41)的覆层；和至少一个引线框架引脚(605a)，接合到所述第二基板(44)的覆层。4.根据前述权利要求中任一项所述的集成半导体功率晶体管封装(10)，其特征在于，还包括：至少一个散热器(405a)，接合到所述第一基板(41)的所述外覆层(415a)；和至少一个散热器(405b)，接合到所述第二基板(44)的所述外覆层(445a)。5.根据前述权利要求中任一项所述的集成半导体功率晶体管封装(10)，其特征在于，还包括：多个电阻器(810a-810d)；和一互连结构，形成电气路径，其中电阻器(810a-810d)中的至少一个串联连接在引线框架引脚(505a)和每个半导体功率晶体管管芯(400a、400b)的栅极端子焊盘(415e)之间。6.根据前述权利要求中任一项所述的集成半导体功率晶体管封装(10)，其特征在于，还包括：至少一个能量吸收缓冲管芯(820a、820b)；和一互连结构，在这种缓冲管芯端子与所述半桥电路(100)的正电压外部端子和负电压外部端子之间形成电气连接。
技术总结
本发明涉及一种集成半导体功率晶体管封装(10)，包括一半桥电路(100)，包括与低侧开关(130)的正功率端子串联连接的高侧开关(110)的负功率端子；每个开关(110、130)包括多个电并联连接的半导体功率晶体管管芯(400a、400b)；一第一基板(41)，具有覆层(415c)，覆层(415c)烧结接合至至少一个半导体功率晶体管管芯(400b)，至少一个半导体功率晶体管管芯(400b)限定所述低侧功率开关(130)；一第二基板(41)，与所述第一基板(41)平行；所述第二基板(44)具有覆层(445d)，覆层(445d)烧结接合至至少一个半导体功率晶体管管芯(400a)，至少一个半导体功率晶体管管芯(400a)限定所述高侧功率开关(110)；多个竖直间隔件(425b)，将至少一个半导体功率晶体管管芯(400b)烧结接合到所述第二基板(44)的覆层(445c)，其中至少一个半导体功率晶体管管芯(400b)限定所述第一基板(41)上的低侧功率开关(130)；多个竖直间隔件(425a)，将至少一个半导体功率晶体管管芯(400a)烧结接合到第一基板(41)的覆层(415c)，其中至少一个半导体功率晶体管管芯(400a)限定所述第二基板上的高侧功率开关(110)；和密封剂(460)，其至少密封所述第一和第二基板(41、44)之间的空腔。44)之间的空腔。44)之间的空腔。
技术研发人员：米卡
受保护的技术使用者：皮尔伯格有限责任公司
技术研发日：2020.02.19
技术公布日：2022/10/18