半导体存储器件的制备方法与流程

1.本发明涉及半导体加工技术领域，尤其涉及一种半导体存储器件的制备方法。


背景技术：

2.随着科学技术的快速发展，半导体存储器件的体积开始变得越来越小。
3.但是随着半导体存储器件的体积越来越小，其加工难度也就越来越大。特别是对于具有掩埋沟道晶体管(bcat，buried channel array transistor)的半导体存储器件制备而言，其加工难度特别大。
4.现有的在制备具有掩埋沟道晶体管半导体存储器件的过程中，通常是先在衬底上形成有源区，然后在衬底上形成与多个有源区相交的掩埋沟道晶体管，之后形成位线、位线节点接触部和存储节点接触部等。但是该方法容易在形成掩埋沟道晶体管前对有源区进行刻蚀时，若使有源区发生坍塌，且由于掩埋沟道晶体管要跨过多个不同材料的区域，如此在形成掩埋沟道晶体管的过程中，掩埋沟道晶体管本身也容易发生坍塌，将严重降低了半导体存储器件的制备良率。


技术实现要素：

5.为解决上述问题，本发明提供的半导体存储器件的制备方法，通过先在衬底的顶部形成字线结构，然后再在衬底上形成跨过字线结构的有源区，从而能够避免有源区和字线结构在形成的过程中或被刻蚀的过程中出现坍塌的现象，从而提高半导体存储器件的制备良率。
6.本发明提供一种半导体存储器件的制备方法，包括：
7.提供衬底；
8.在所述衬底上沿第一方向形成多条第一凹槽；
9.在所述多条第一凹槽内沉积导电材料，形成字线结构；
10.在所述多条第一凹槽形成字线封盖；
11.在所述衬底上沿第二方向形成多条第二凹槽，所述第一方向与所述第二方向相交；
12.在所述第二凹槽内形成有源区。
13.可选地，在所述多条第一凹槽内沉积导电材料的步骤前，所述方法还包括：
14.在所述多条第一凹槽的侧壁和底面形成栅电介质层。
15.可选地，所述栅电介质层的材料包括：氧化硅层、热氧化物层或高k电介质层。
16.可选地，所述字线封盖在第三方向的宽度不小于所述字线结构在所述第三方向的宽度，所述第三方向与所述第一方向垂直。
17.可选地，所述字线封盖的材料包括：氮化硅、多晶硅、硅锗和氧化硅中的至少一种。
18.可选地，所述在所述多条第一凹槽内沉积导电材料，形成字线结构的步骤，包括：
19.在所述多条第一凹槽内沉积第一导电材料，形成初始字线结构；
20.在所述初始字线结构上形成第一子凹槽，在所述第一子凹槽内沉积第二导电材料，以形成字线结构；
21.所述第一导电材料包括：钛和氮化钛中的至少一种；
22.所述第二导电材料包括：钨。
23.可选地，在所述衬底上沿第一方向形成多条第一凹槽的步骤前，所述方法还包括：
24.在所述衬底上沉积掩埋层。
25.可选地，所述在所述衬底上沿第一方向形成多条第一凹槽的步骤，包括：
26.在所述掩埋层上沿所述第一方向形成刻蚀窗口；
27.根据所述刻蚀窗口在所述衬底上沿第一方向形成多条第一凹槽。
28.可选地，所述方法还包括：
29.在穿过有源区的两个字线结构之间的一个有源区的上方形成位线节点接触部；
30.在所述位线节点接触部的上方沿第四方向形成位线结构，所述第四方向与第一方向垂直。
31.可选地，所述方法还包括：
32.在所述有源区的上方形成存储节点接触部，所述存储节点接触部的底部与在有源区的顶部形成的源漏区电连接；
33.在所述存储节点接触部的上方形成着陆焊盘，所述着陆焊盘与所述存储节点接触部电连接；
34.在所述着陆焊盘的上方形成数据存储构件。
35.本发明实施例提供的半导体存储器件的制备方法，通过利用单个字线结构相对大于单个有源区的特点，先在衬底的顶部形成字线结构，然后再在衬底上形成跨过字线结构的有源区，从而不但能够降低刻蚀的难度，同时还能够避免有源区和字线结构在形成的过程中或被刻蚀的过程中出现坍塌的现象，从而能够提高半导体存储器件的制备良率。
附图说明
36.图1a至图1h为本技术一实施例的半导体存储器件在制作过程中的截面图；
37.图2为本技术一实施例的为体现字线结构排布方式的结构示意图；
38.图3为本技术一实施例的为体现字线结构与有源区相对位置关系的结构示意图。
39.附图标记
40.1、衬底；11、第一凹槽；12、第二凹槽；2、掩埋层；21、刻蚀窗口；3、栅电介质层；4、字线结构；41、第一导电材料；42、第二导电材料；5、字线封盖；6、有源区。
具体实施方式
41.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
42.本实施例提供一种具有掩埋沟道晶体管的半导体存储器件的制备方法，结合图1a至图1h，该方法包括：提供衬底1；在衬底1上沉积掩埋层2；在掩埋层2上沿第一方向形成贯
穿掩埋层2的刻蚀窗口21；根据刻蚀窗口21在衬底1上沿第一方向形成多条第一凹槽11；在第一凹槽11的侧壁和底面，以及刻蚀窗口21的侧壁形成栅电介质层3；在栅电介质层3内沉积导电材料，形成字线结构4，即形成掩埋沟道晶体管；在第一凹槽11和刻蚀窗口21内形成字线封盖5；去除掩埋层2以及掩埋层2内的字线封盖5；在衬底1上沿第二方向形成多条第二凹槽12，第一方向与第二方向相交；在第二凹槽12内形成有源区6。
43.其中，栅电介质层3的材料包括：氧化硅层、热氧化物层或高k电介质层。字线封盖5在第三方向的宽度不小于字线结构4在第三方向的宽度，第三方向与第一方向垂直。字线封盖5的材料包括：氮化硅、多晶硅、硅锗和氧化硅中的至少一种。通过限定字线封盖5和字线结构4的宽度能够避免在采用干法刻蚀刻蚀第二凹槽12时，对字线结构4造成损坏。
44.在本实施例中，每个第二凹槽12均穿过相邻的两个字线结构4，即每个有源区6均穿过相邻的两个字线结构4。具体的，沿第一方向的相邻的两个有源区6的相对的端部共同穿过同一个字线结构4。
45.本发明实施例提供的半导体存储器件的制备方法，通过现在衬底1上刻蚀第一凹槽11以形成字线结构4，能够使得字线结构4的深度校相同，由于后续对字线结构4的清洗；结合图2和图3，同时通过利用单个字线结构4相对大于单个有源区6的特点，先在衬底1的顶部形成字线结构4，然后再在衬底1上形成跨过字线结构4的有源区6，从而不但能够降低刻蚀的难度，同时还能够使有源区6底部的字线结构4对有源区6起到固定支撑的作用，并能够避免有源区6和字线结构4在形成的过程中或被刻蚀的过程中出现坍塌的现象，从而能够提高半导体存储器件的制备良率。
46.进一步的，在第一凹槽11内沉积导电材料，形成字线结构4的步骤，包括：在第一凹槽11内沉积第一导电材料41，形成初始字线结构4；在初始字线结构4上形成第一子凹槽，在第一子凹槽内沉积第二导电材料42，以形成字线结构4。其中，第一导电材料41包括：钛和氮化钛中的至少一种；第二导电材料42包括：钨。
47.除此之外，该方法还包括：在穿过有源区6的两个字线结构4之间的一个有源区6的上方中心位置形成位线节点接触部；在位线节点接触部的上方沿第四方向形成位线结构；在有源区6的上方形成存储节点接触部，存储节点接触部的底部与在有源区6的顶部形成的源漏区电连接；在存储节点接触部的上方形成着陆焊盘，着陆焊盘与存储节点接触部电连接；在着陆焊盘的上方形成数据存储构件。
48.在本实施例中，第四方向与第三方向相同，第一方向、第二方向和第三方向均为在水平面上的方向，其中，第一方向为左右方向，第三方向为前后方向。衬底1例如可以是体硅衬底1、绝缘体上硅衬底1、锗衬底1、绝缘体上锗衬底1、硅锗衬底1、iii-v族化合物半导体衬底1或通过执行选择性外延生长获得的外延薄膜衬底1。
49.源漏区在每个有源区6的顶部，位于字线结构4的两侧，并且可以具有不同于衬底1的导电性。例如，源漏区可以具有型导电性以形成晶体管。在一个实施例中，源漏区可以包括三价杂质元素。源漏区可以包括例如硼或铟。位线节点接触部包括硅锗或硼掺杂硅锗。位线结构在第四方向电连接多个位线节点接触部；每个位线结构包括顺序地堆叠在位线节点接触部上方的位线。存储节点接触部包括例如硅锗或硼掺杂硅锗。数据存储构件为电容器。
50.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应
涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。