显示设备的制作方法

显示设备
1.本技术要求2020年6月19日提交的第10
‑
2020
‑
0074954号韩国专利申请的优先权以及从该申请中获得的所有权益，该申请的内容通过引用整体合并于此。
技术领域
2.一个或多个实施例涉及一种显示设备。


背景技术：

3.显示设备可视地显示数据。显示设备可以用作诸如移动电话的小型产品的显示单元或者用作诸如电视的大型产品的显示单元。
4.这样的显示设备包括被划分为显示区域和非显示区域的基板，并且栅线和数据线彼此绝缘地形成在显示区域中。栅线和数据线彼此交叉以在显示区域中限定多个像素区域，并且多个像素区域接收电信号并发光以在外部显示图像。薄膜晶体管和电连接到薄膜晶体管的像素电极与每个像素区域相对应地被提供，并且对电极被共同提供在像素区域中。用于将电信号传输到显示区域、栅驱动器、数据驱动器和控制器等的各种线可以被提供在非显示区域中。
5.显示设备的使用已经多样化。另外，由于显示设备已经变得更薄且更轻，因此显示设备的使用范围正在扩大。随着用户的数量增大，已经积极开展研究以向用户提供视觉满意度，例如，通过扩大显示设备的显示区域向用户提供视觉满意度。这样，已经尝试了各种研究，以扩大显示设备的显示区域。


技术实现要素：

6.一个或多个实施例包括一种在其中非显示区域被减小的显示设备。然而，以上描述的目的仅是示例，并且本公开的范围不限于此。
7.附加的方面将部分地在下面的描述中被阐述，并且将部分地从描述中显而易见，或者可以通过本公开的所呈现的实施例的实践而习得。
8.根据一个或多个实施例，显示设备包括：基板，包括第一区域和被第一区域围绕的第二区域；在第一区域中被布置为彼此邻近并且彼此间隔开的第一栅驱动电路单元和第二栅驱动电路单元；布置在第一栅驱动电路单元与第二栅驱动电路单元之间的第1
‑
1像素电路单元；以及布置在第一区域中并且电连接到第1
‑
1像素电路单元的第1
‑
1显示元件。
9.第1
‑
1显示元件可以在平面图中与第一栅驱动电路单元至少部分地重叠。
10.显示设备可以进一步包括：布置在第二区域中的第二像素电路单元以及布置在第二区域中并且电连接到第二像素电路单元的第二显示元件。
11.显示设备可以进一步包括：布置在基板上并且在第一方向上延伸的数据线，其中第一栅驱动电路单元在第一方向上的长度与第1
‑
1像素电路单元在第一方向上的长度的和可以小于或等于第二像素电路单元在第一方向上的长度。
12.显示设备可以进一步包括：连接到第一栅驱动电路单元并且在第一区域中延伸的
第一栅线以及连接到第一栅驱动电路单元并且在第二区域中延伸的第二栅线。
13.显示设备可以进一步包括：布置在第一区域中并且电连接到第1
‑
1像素电路单元的第1
‑
2显示元件。
14.第1
‑
1显示元件可以在平面图中与第一栅驱动电路单元至少部分地重叠，并且第1
‑
2显示元件可以在平面图中与第二栅驱动电路单元至少部分地重叠。
15.第1
‑
1显示元件可以在平面图中与第一栅驱动电路单元至少部分地重叠，并且第1
‑
2显示元件可以在平面图中与第1
‑
1像素电路单元至少部分地重叠。
16.第1
‑
1显示元件和第1
‑
2显示元件可以各自发射相同波段的光。
17.显示设备可以进一步包括：布置在第1
‑
1像素电路单元与第二栅驱动电路单元之间的第1
‑
2像素电路单元以及电连接到第1
‑
2像素电路单元的第1
‑
3显示元件，其中第1
‑
1显示元件可以在平面图中与第一栅驱动电路单元至少部分地重叠，并且第1
‑
3显示元件在平面图中与第二栅驱动电路单元至少部分地重叠。
18.显示设备可以进一步包括：布置在第1
‑
1像素电路单元与第1
‑
2像素电路单元之间的电压线，其中电压线可以连接到第1
‑
1像素电路单元和第1
‑
2像素电路单元中的每个。
19.第1
‑
1显示元件可以包括第1
‑
1像素电极、第1
‑
1中间层和对电极。显示设备可以进一步包括：第1
‑
1像素电极与对电极之间的像素限定层，并且像素限定层可以限定第1
‑
1开口，该第1
‑
1开口通过暴露第1
‑
1像素电极的一部分来限定第1
‑
1显示元件的第1
‑
1发射区域，并且第一栅驱动电路单元可以在平面图中与第1
‑
1发射区域至少部分地重叠。
20.显示设备可以进一步包括：布置在第一区域中并且电连接到第1
‑
1像素电路单元的第1
‑
2显示元件，其中像素限定层可以限定第1
‑
2开口，该第1
‑
2开口通过暴露第1
‑
1像素电极的一部分来限定第1
‑
2显示元件的第1
‑
2发射区域，并且第1
‑
2发射区域可以在平面图中与第1
‑
1像素电路单元或第二栅驱动电路单元中的一个至少部分地重叠。
21.显示设备可以进一步包括：布置在基板上以与第二区域相对应的第二像素电路单元以及电连接到第二像素电路单元的第二显示元件，其中第二显示元件可以包括在第二区域中的第二像素电极、第二中间层和对电极。像素限定层可以进一步限定第二开口，该第二开口通过暴露第二像素电极的一部分来限定第二显示元件的第二发射区域，并且第1
‑
1开口的尺寸可以小于第二开口的尺寸。
22.一个或多个实施例包括显示设备，该显示设备包括：基板，包括第一区域和被第一区域围绕的第二区域；布置在第一区域中的第一栅驱动电路单元；布置在第一区域中并且在第二方向上比第一栅驱动电路单元更靠近基板的外部的第1
‑
1像素电路单元；以及布置在第一区域中并且电连接到第1
‑
1像素电路单元的第1
‑
1显示元件。
23.第1
‑
1显示元件可以在平面图中与第一栅驱动电路单元至少部分地重叠。
24.显示设备可以进一步包括：布置在第一区域中的第二栅驱动电路单元；布置在第一区域中并且比第二栅驱动电路单元更靠近第二区域的第1
‑
2像素电路单元；以及布置在第一区域中并且电连接到第1
‑
2像素电路单元的第1
‑
2显示元件。
25.第1
‑
1显示元件可以在平面图中与第一栅驱动电路单元至少部分地重叠，并且第1
‑
2显示元件可以在平面图中与第二栅驱动电路单元至少部分地重叠。
26.显示设备可以进一步包括：连接到第一栅驱动电路单元并且在第二方向上朝向基板的外部延伸的第一栅线；以及连接到第一栅驱动电路单元并且在第二方向上朝向第二区
域延伸的第二栅线。
27.第一栅驱动电路单元在第二方向上的长度与第1
‑
1像素电路单元在第二方向上的长度的和可以等于第二栅驱动电路单元在第二方向上的长度与第1
‑
2像素电路单元在第二方向上的长度的和。
28.这些和/或其他方面、特征和优点将从用于执行下面的实施例的下面的详细描述、权利要求和附图变得显而易见且更易于理解。
附图说明
29.本公开的特定实施例的以上和其它方面、特征和优点将从结合附图进行的下面的描述中更显而易见，在附图中：
30.图1是示意性地图示根据实施例的显示设备的平面图；
31.图2是示意性地图示根据实施例的显示面板的平面图；
32.图3是根据实施例的布置在显示面板上的像素的等效电路图；
33.图4是根据实施例的布置在显示面板上的像素的等效电路图；
34.图5是示意性地图示图2的部分a的放大平面图；
35.图6是沿图5中的线i
‑
i'和ii
‑
ii'截取的图5的显示面板的示例性截面图；
36.图7是沿图5中的线i
‑
i'和ii
‑
ii'截取的图5的显示面板的另一示例性截面图；
37.图8是示意性地图示图5的部分b的另一示例性放大平面图；
38.图9是沿图8中的线iii
‑
iii'截取的图8的显示面板的示例性截面图。
39.图10是示意性地图示图2的部分a的另一示例性放大平面图；
40.图11是沿图10中的线iv
‑
iv'截取的图10的显示面板的示例性截面图；
41.图12是示意性地图示图5的部分b的另一示例性放大平面图；
42.图13是沿图12中的线v
‑
v'截取的图12的显示面板的示例性截面图；
43.图14是示意性地图示图5的部分b的另一放大平面图；并且
44.图15是示意性地图示图5的部分b的另一放大平面图。
具体实施方式
45.现在将详细参考实施例，该实施例的示例被图示在附图中，在附图中，相同的附图标记始终指相同的元件。就此而言，本实施例可以具有不同的形式并且不应被理解为限于本文中陈述的描述。因此，以下通过参考附图描述的实施例仅用于解释本描述的方面。如本文中使用的，术语“和/或”包括关联列出的项目中的一个或多个的任意和所有组合。在整个公开中，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或它们的变体。
46.由于实施例允许各种改变以及众多实施例，因此示例实施例将在附图中被图示并且在书面描述中被详细描述。参考以下详细描述的实施例和附图，本公开的效果和特征以及实现它们的方法将是显而易见的。然而，本公开可以以多种不同的形式来体现，并且不应被解释为限于本文中阐述的示例实施例。
47.在下文中，现在将参考附图更充分地描述本公开的实施例。在附图中，相同的附图标记指代相同的元件，并且因此它们的描述将被省略。
48.将理解，虽然本文中可以使用术语“第一”、“第二”等来描述各种部件，但这些部件不应受这些术语限制。这些术语仅用于将一个部件与另一部件区分开。
49.如本文中使用的，单数形式“一”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。
50.将进一步理解，本文中使用的术语“包括”和/或“包含”指定所陈述的特征或部件的存在，但不排除一个或多个其他特征或部件的存在或附加。
51.将理解，当层、区或部件被称为“形成在”另一层、区或部件“上”时，该层、区或部件可以直接或间接地形成在另一层、区或部件上。即，例如，可以存在中间层、区或部件。
52.为便于说明，可以夸大附图中的部件的尺寸。换言之，由于附图中部件的尺寸和厚度为了便于说明而被任意地图示，因此下面的实施例不限于此。
53.当某些实施例可以被不同地实现时，特定工艺顺序可以以与所描述的顺序不同地被执行。例如，两个连续描述的工艺可以基本同时被执行，或以与所描述的顺序相反的顺序被执行。
54.在本实施例中，诸如“a和/或b”的表述指示a、b、或者a和b。另外，诸如“a和b中的至少一个”的表述指示a、b、或者a和b。
55.将理解，当层、区或部件被称为连接到另一层、区或部件时，该层、区或部件可以直接或间接地连接到另一层、区或部件。即，例如，可以存在中间层、区或部件。例如，将理解，当层、区或部件被称为电连接到另一层、区或部件时，该层、区或部件可以直接或间接地电连接到另一层、区或部件。即，例如，可以存在中间层、区或部件。
56.x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义被解释。例如，x轴、y轴和z轴可以是相互垂直的，或者可以表示不相互垂直的不同的方向。
57.图1是示意性地图示根据实施例的显示设备1的平面图。
58.参考图1，显示设备1包括第一区域ar1和第二区域ar2。第二区域ar2可以被第一区域ar1围绕。显示设备1可以通过使用从第一区域ar1和第二区域ar2发射的光来将图像提供到外部。由于显示设备1包括基板100，因此可以说基板100具有这样的第一区域ar1和第二区域ar2。
59.基板100可以包括诸如玻璃、金属或塑料的各种材料或者由诸如玻璃、金属或塑料的各种材料制成。根据实施例，基板100可以包括柔性材料。这里，柔性材料是指充分扭曲、弯曲并且可以折叠或卷曲的材料。柔性材料的基板100可以包括超薄玻璃、金属或塑料或由超薄玻璃、金属或塑料制成。
60.具有诸如有机发光二极管(“oled”)的各种显示元件的像素px可以被布置在基板100的第一区域ar1和第二区域ar2中。像素px可以是多个，并且多个像素px可以以诸如带状布置、五格型布置和马赛克布置的各种形式被布置以实现图像。
61.用于传输要施加到第二区域ar2的电信号的各种线、印刷电路板或者附接有驱动器ic芯片的焊盘可以被设置在基板100的第一区域ar1中。
62.当在平面形状中(即，在平面图中)观看基板100的第二区域ar2时，第二区域ar2可以具有如图1中所示的矩形形状。在另一实施例中，第二区域ar2可以具有诸如三角形形状、五边形形状或六边形形状的多边形形状、圆形形状、椭圆形形状或不规则形状。
63.作为比较示例，像素可以不被布置在显示设备的在其中设置有印刷电路板或焊盘
的外部区域中。在此情况下，仅由显示设备的外部区域(即，第一区域ar1)围绕的区域对应于用于显示图像的区域(即，第二区域ar2)。
64.然而，根据本公开的实施例，当多个像素px被布置于在其中布置有印刷电路板或附接有驱动器ic芯片的焊盘的第一区域ar1中时，用于显示图像的区域可以从第二区域ar2延伸到在其中布置有多个像素px的第一区域ar1。可以通过在其中布置有多个像素px的第一区域ar1来减小非显示区域。
65.图2是示意性地图示根据实施例的显示面板10的平面图。
66.参考图2，显示面板10包括第一区域ar1和被第一区域ar1围绕的第二区域ar2，并且可以包括在第一区域ar1中的多个第一像素px1和在第二区域ar2中的多个第二像素px2。图2中的虚线是第一区域ar1与第二区域ar2之间的边界。显示面板10可以包括多条数据线dl和多条栅线gl，多条数据线dl在第一方向(例如，y方向)上延伸并且分别连接到多个像素px当中的放置在同一列中的像素px，并且多条栅线gl在与第一方向交叉的第二方向(例如，x方向)上延伸并且分别连接到多个像素px当中的放置在同一行中的像素px。
67.包括多个第一像素px1和多个第二像素px2的多个像素px可以各自包括诸如有机发光二极管(oled)的显示元件。像素px中的每个可以通过有机发光二极管(oled)发射例如红色、绿色、蓝色或白色的光。在下文中，在本说明书中，像素px中的每个意味着发射不同颜色的光的子像素，该子像素例如可以是红色(r)子像素、绿色(g)子像素和蓝色(b)子像素中的一个。第一区域ar1和第二区域ar2可以被覆盖有密封构件(未示出)，并且被保护免受环境空气或湿气的影响。
68.像素px可以分别电连接到布置在第一区域ar1中的驱动电路。第一驱动单元du1、第二驱动单元du2和焊盘单元pu可以被布置在第一区域ar1中。尽管在图2中未示出，但电源线也可以被布置在第一区域ar1中。
69.第一驱动单元du1可以包括多个栅驱动电路单元gdc。栅驱动电路单元gdc可以被布置成彼此间隔开。多个第一像素px1可以被布置在彼此间隔开的多个栅驱动电路单元gdc之间的区域中。多个栅驱动电路单元gdc可以分别连接到在第二方向(例如，x方向)上延伸的多条栅线gl，并且通过多条栅线gl将电信号顺序地传送到布置在同一行中的像素px。
70.在图2中，多条栅线gl中的每条是一条线。然而，多条栅线gl中的每条可以由多条线组成。多条栅线gl中的每条可以包括发射控制线和扫描线等。通过多条栅线gl，发射控制信号和扫描信号可以被顺序地传输到被放置在同一行中的像素px。
71.多条栅线gl中的每条可以包括第一栅线gl1和第二栅线gl2，其中第一栅线gl1延伸到第一区域ar1，并且第二栅线gl2延伸到第二区域ar2。
72.第一栅线gl1和第二栅线gl2可以连接到栅驱动电路单元gdc。第一栅线gl1和第二栅线gl2可以一体地形成。第一栅线gl1可以连接到多个第一像素px1的被设置在同一行中的第一像素px1。第二栅线gl2可以连接到多个第二像素px2的被设置在同一行中的第二像素px2。在平面图中，第一栅线gl1可以与第一区域ar1至少部分地重叠，并且第二栅线gl2可以与第二区域ar2至少部分地重叠。
73.第二驱动单元du2可以与第一驱动单元du1平行，而第二区域ar2在第二驱动单元du2与第一驱动单元du1之间。如在第一驱动单元du1中，第二驱动单元du2可以包括多个栅驱动电路单元gdc。多个栅驱动电路单元gdc可以分别连接到在第二方向上延伸的多条栅线
gl，并且通过多条栅线gl将电信号顺序地传输到布置在同一行中的像素px。
74.在图2中，多条栅线gl中的每条的一端和另一端分别连接到第一驱动单元du1的栅驱动电路单元gdc和第二驱动单元du2的栅驱动电路单元gdc。然而，多条栅线gl中的每条可以连接到第一驱动单元du1的栅驱动电路单元gdc和第二驱动单元du2的栅驱动电路单元gdc中的一个。例如，多条栅线gl中的奇数的栅线gl可以连接到第一驱动单元du1的栅驱动电路单元gdc，并且多条栅线gl中的偶数的栅线gl可以连接到第二驱动单元du2的栅驱动电路单元gdc。作为另一示例，第二驱动单元du2可以被省略。
75.焊盘单元pu可以被布置在基板100的一端上。焊盘单元pu可以通过不被绝缘层覆盖而被暴露，并且可以电连接到印刷电路板pcb。印刷电路板pcb的端子单元pcb
‑
p可以电连接到显示面板10的焊盘单元pu。焊盘单元pu可以包括第一时钟焊盘clp1、第二时钟焊盘clp2、第一扫描焊盘sp1、第二扫描焊盘sp2和多个数据焊盘dp。在图2中，第一时钟焊盘clp1、第二时钟焊盘clp2、第一扫描焊盘sp1和第二扫描焊盘sp2中的每个是单个。然而，第一时钟焊盘clp1、第二时钟焊盘clp2、第一扫描焊盘sp1和第二扫描焊盘sp2中的每个可以是多个。
76.第一时钟焊盘clp1连接到包括在第一驱动单元du1中的多个栅驱动电路单元gdc，并且将第一时钟信号传送到多个栅驱动电路单元gdc。多个栅驱动电路单元gdc基于从第一时钟焊盘clp1接收的第一时钟信号将第一栅信号顺序地传输到多条栅线gl。尽管在图2中未示出，但是多个栅驱动电路单元gdc中的每个连接到先前栅线并且从先前栅线接收先前栅信号。根据另一示例，多个栅驱动电路单元gdc中的每个可以连接到先前栅驱动电路单元，并且可以从先前栅驱动电路单元接收先前控制信号。
77.已经基于第一时钟焊盘clp1描述了实施例，但这同样也可以应用于第二时钟焊盘clp2。第二时钟焊盘clp2可以被布置为与第一时钟焊盘clp1间隔开，而第一扫描焊盘sp1、第二扫描焊盘sp2、多个第一数据焊盘dp1和多个第二数据焊盘dp2在第二时钟焊盘clp2与第一时钟焊盘clp1之间。第二时钟焊盘clp2连接到包括在第二驱动单元du2中的多个栅驱动电路单元gdc，并且将第二时钟信号传输到多个栅驱动电路单元gdc。多个栅驱动电路单元gdc基于从第二时钟焊盘clp2接收的第二时钟信号将第二栅信号顺序地传输到多条栅线gl。此时，第一时钟信号和第二时钟信号可以彼此同步，并且第一栅信号和第二栅信号可以彼此同步。
78.第一扫描焊盘sp1可以连接到包括在第一驱动单元du1中的多个栅驱动电路单元gdc。第二扫描焊盘sp2可以连接到包括在第二驱动单元du2中的多个栅驱动电路单元gdc。
79.多条数据线dl在第一方向(例如，y方向)上延伸，并且可以包括多条第一数据线dl1和多条第二数据线dl2，其中多条第一数据线dl1被设置在第一区域ar1中，并且多条第二数据线dl2被设置在第二区域ar2中。多条第一数据线dl1可以连接到多个第一像素px1中的被设置在同一列中的第一像素px1中的每个，并且多条第二数据线dl2可以连接到多个第二像素px2中的被设置在同一列中的第二像素px2中的每个。
80.多个数据焊盘dp可以被布置在第一扫描焊盘sp1与第二扫描焊盘sp2之间。多个数据焊盘dp可以包括多个第一数据焊盘dp1和多个第二数据焊盘dp2，多个第一数据焊盘dp1各自连接到多条第一数据线dl1中的对应的第一数据线dl1，并且多个第二数据焊盘dp2各自连接到多条第二数据线dl2中的对应的第二数据线dl2。在图2中，多个数据焊盘dp中的每
个与多条数据线dl中的不同的数据线dl相对应，但多条数据线dl中的每条可以不与多个数据焊盘dp中的不同的数据焊盘dp相对应。例如，多条数据线dl中的一些可以通过复用器连接到多个数据焊盘dp当中的同一数据焊盘dp。
81.显示设备1(参见图1)可以包括在其上安装有显示驱动电路ddc的印刷电路板pcb。显示驱动电路ddc可以包括时序控制器(“tcon”)和数据驱动电路等。
82.印刷电路板pcb被安装在焊盘单元pu上，并且印刷电路板pcb的端子单元pcb
‑
p可以电连接到显示面板10的焊盘单元pu。印刷电路板pcb包括要连接到第一时钟焊盘clp1、第二时钟焊盘clp2、第一扫描焊盘sp1、第二扫描焊盘sp2和多个数据焊盘dp中的每个的线，并且可以将控制器的信号或电力传送到显示面板10。
83.图3是根据实施例的布置在显示面板上的一个像素的等效电路图。
84.参考图3，像素px中的每个包括像素电路pc和有机发光二极管oled，其中像素电路pc连接到扫描线sl和数据线dl，并且有机发光二极管oled连接到像素电路pc。有机发光二极管oled的阴极可以是施加有公共电压elvss的公共电极。
85.像素电路pc包括驱动薄膜晶体管t1、扫描薄膜晶体管t2和存储电容器cst。扫描薄膜晶体管t2连接到扫描线sl和数据线dl，并根据通过扫描线sl接收的扫描信号sn传输通过数据线dl输入的数据电压dm。
86.存储电容器cst连接到扫描薄膜晶体管t2和驱动电压线pl，并且存储与从扫描薄膜晶体管t2接收的电压和施加到驱动电压线pl的驱动电压elvdd之间的差相对应的电压。
87.驱动薄膜晶体管t1连接到驱动电压线pl和存储电容器cst，并且可以控制从驱动电压线pl流到有机发光二极管oled的驱动电流，该驱动电流与存储在存储电容器cst中的电压的值相对应。有机发光二极管oled可以根据驱动电流发射具有一定亮度的光。
88.在图3中，像素电路pc包括两个薄膜晶体管t1和t2以及一个存储电容器cst，但本公开并不限于此。例如，像素电路pc可以包括三个或更多个薄膜晶体管和/或两个或更多个存储电容器。在实施例中，像素电路pc可以包括七个薄膜晶体管和一个存储电容器。这将在下面参考图4被描述。
89.图4是根据实施例的布置在显示面板上的像素的等效电路图。
90.参考图4，像素px中的每个可以包括像素电路pc和有机发光二极管oled，其中有机发光二极管oled电连接到像素电路pc。
91.作为示例，如图4中所示，像素电路pc可以包括第一薄膜晶体管t1至第七薄膜晶体管t7以及存储电容器cst。第一薄膜晶体管t1至第七薄膜晶体管t7以及存储电容器cst连接到分别用于传输第一至第三扫描信号sn、sn
‑
1和sn+1的第一至第三扫描线sl、sl
‑
1和sl+1、用于传输数据电压dm的数据线dl、用于传输发射控制信号en的发射控制线el、用于传输驱动电压elvdd的驱动电压线pl、用于传输初始化电压vint的初始化电压线vl以及被施加有公共电压elvss的公共电极。
92.第一薄膜晶体管t1可以是在其中根据栅
‑
源电压确定漏电流的大小的驱动晶体管，并且第二薄膜晶体管t2至第七薄膜晶体管t7可以是根据栅
‑
源电压(基本上是栅电压)而导通和截止的开关晶体管。
93.第一薄膜晶体管t1可以被称为驱动薄膜晶体管，第二薄膜晶体管t2可以被称为扫描薄膜晶体管，第三薄膜晶体管t3可以被称为补偿薄膜晶体管，第四薄膜晶体管t4可以被
称为栅初始化薄膜晶体管，第五薄膜晶体管t5可以被称为第一发射控制薄膜晶体管，第六薄膜晶体管t6可以被称为第二发射控制薄膜晶体管，并且第七薄膜晶体管t7可以被称为阳极初始化薄膜晶体管。
94.在驱动电压线pl与驱动薄膜晶体管t1的驱动栅极g1之间，存储电容器cst连接到驱动电压线pl。存储电容器cst可以具有连接到驱动电压线pl的上电极ce2以及连接到驱动薄膜晶体管t1的驱动栅极g1的下电极ce1。
95.驱动薄膜晶体管t1可以根据栅
‑
源电压来控制从驱动电压线pl流到有机发光二极管oled的驱动电流i
oled
的大小。驱动薄膜晶体管t1可以包括驱动栅极g1、驱动源极s1和驱动漏极d1，其中驱动栅极g1连接到存储电容器cst的下电极ce1，驱动源极s1通过第一发射控制薄膜晶体管t5连接到驱动电压线pl，并且驱动漏极d1通过第二发射控制薄膜晶体管t6连接到有机发光二极管oled。
96.驱动薄膜晶体管t1可以根据栅
‑
源电压将驱动电流i
oled
输出到有机发光二极管oled。驱动电流i
oled
的大小基于驱动薄膜晶体管t1的栅
‑
源电压与阈值电压之间的差来确定。有机发光二极管oled可以从驱动薄膜晶体管t1接收驱动电流i
oled
，并且可以发射具有根据驱动电流i
oled
的大小的亮度的光。
97.扫描薄膜晶体管t2响应于第一扫描信号sn将数据电压dm传输到驱动薄膜晶体管t1的驱动源极s1。扫描薄膜晶体管t2包括扫描栅极g2、扫描源极s2和扫描漏极d2，其中扫描栅极g2连接到第一扫描线sl，扫描源极s2连接到数据线dl，并且扫描漏极d2连接到驱动薄膜晶体管t1的驱动源极s1。
98.补偿薄膜晶体管t3串联连接在驱动薄膜晶体管t1的驱动漏极d1与驱动栅极g1之间，并且响应于第一扫描信号sn将驱动薄膜晶体管t1的驱动漏极d1连接到驱动栅极g1。补偿薄膜晶体管t3包括补偿栅极g3、补偿源极s3和补偿漏极d3，其中补偿栅极g3连接到第一扫描线sl，补偿源极s3连接到驱动薄膜晶体管t1的驱动漏极d1，并且补偿漏极d3连接到驱动薄膜晶体管t1的驱动栅极g1。在图4中，补偿薄膜晶体管t3包括彼此串联连接的两个薄膜晶体管，但补偿薄膜晶体管t3可以由一个薄膜晶体管组成。
99.栅初始化薄膜晶体管t4响应于第二扫描信号sn
‑
1将初始化电压vint施加到驱动薄膜晶体管t1的驱动栅极g1。栅初始化薄膜晶体管t4可以包括连接到第二扫描线sl
‑
1的第一初始化栅极g4、连接到驱动薄膜晶体管t1的驱动栅极g1的第一初始化源级s4以及连接到初始化电压线vl的第一初始化漏极d4。在图4中，栅初始化薄膜晶体管t4包括彼此串联连接的两个薄膜晶体管，但栅初始化薄膜晶体管t4可以由一个薄膜晶体管组成。
100.阳极初始化薄膜晶体管t7响应于第三扫描信号sn+1将初始化电压vint施加到有机发光二极管oled的阳极。阳极初始化薄膜晶体管t7可以包括连接到第三扫描线sl+1的第二初始化栅极g7、连接到有机发光二极管oled的阳极的第二初始化源极s7以及连接到初始化电压线vl的第二初始化漏极d7。
101.第一发射控制薄膜晶体管t5可以响应于发射控制信号en将驱动电压线pl和驱动薄膜晶体管t1的驱动源极s1彼此连接。第一发射控制薄膜晶体管t5可以包括连接到发射控制线el的第一发射控制栅极g5、连接到驱动电压线pl的第一发射控制源极s5以及连接到驱动薄膜晶体管t1的驱动源极s1的第一发射控制漏极d5。
102.第二发射控制薄膜晶体管t6可以响应于发射控制信号en将驱动薄膜晶体管t1的
驱动漏极d1连接到有机发光二极管oled的阳极。第二发射控制薄膜晶体管t6可以包括连接到发射控制线el的第二发射控制栅极g6、连接到驱动薄膜晶体管t1的驱动漏极d1的第二发射控制源极s6以及连接到有机发光二极管oled的阳极的第二发射控制漏极d6。
103.第二扫描信号sn
‑
1可以与先前行的第一扫描信号sn基本同步。第三扫描信号sn+1可以与第一扫描信号sn基本同步。根据另一示例，第三扫描信号sn+1可以与下一行中的第一扫描信号sn基本同步。
104.在本实施例中，第一薄膜晶体管t1至第七薄膜晶体管t7可以包括包含硅的半导体层。例如，第一薄膜晶体管t1至第七薄膜晶体管t7可以包括包含低温多晶硅(“ltps”)的半导体层。多晶硅材料具有高电子迁移率(每伏秒100平方厘米(cm2/vs)或更高)、低能耗和优异的可靠性。作为另一示例，第一薄膜晶体管t1至第七薄膜晶体管t7的半导体层包括选自由铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)组成的组中的至少一种材料的氧化物。例如，第一薄膜晶体管t1至第七薄膜晶体管t7的半导体层可以是in
‑
sn
‑
zn
‑
o(“itzo”)半导体层或in
‑
ga
‑
zn
‑
o(“igzo”)半导体层等。作为另一示例，第一薄膜晶体管t1至第七薄膜晶体管t7的一些半导体层可以由ltps形成，并且其他半导体层可以由氧化物半导体(例如，igzo)形成。
105.现在将详细描述根据实施例的显示面板10的像素px中的每个的详细操作过程。如图4中图示的，假定第一薄膜晶体管t1至第七薄膜晶体管t7是p型金属氧化物半导体场效应晶体管(“mosfet”)。
106.首先，当高电平的发射控制信号en被接收时，第一发射控制薄膜晶体管t5和第二发射控制薄膜晶体管t6被截止，驱动薄膜晶体管t1停止驱动电流i
oled
的输出，并且有机发光二极管oled停止发光。
107.其后，在低电平的第二扫描信号sn
‑
1被接收的栅初始化时段期间，栅初始化薄膜晶体管t4被导通，并且初始化电压vint被施加到驱动薄膜晶体管t1的驱动栅极g1，即，存储电容器cst的下电极ce1。驱动电压elvdd与初始化电压vint之间的差(elvdd
‑
vint)被存储在存储电容器cst中。
108.其后，在低电平的第一扫描信号sn被接收的数据写入时段期间，扫描薄膜晶体管t2和补偿薄膜晶体管t3被导通，并且在驱动薄膜晶体管t1的驱动源极s1中接收数据电压dm。驱动薄膜晶体管t1通过使用补偿薄膜晶体管t3而被二极管连接，并且被正向偏置。驱动薄膜晶体管t1的栅电压从初始化电压vint上升。当驱动薄膜晶体管t1的栅电压等于通过从数据电压dm中减去驱动薄膜晶体管t1的阈值电压vth而获得的数据补偿电压(dm
‑
|vth|)时，驱动薄膜晶体管t1被截止，并且驱动薄膜晶体管t1的栅电压停止上升。因此，驱动电压elvdd与数据补偿电压(dm
‑
|vth|)之间的差(elvdd
‑
dm+|vth|)被存储在存储电容器cst中。
109.此外，在低电平的第三扫描信号sn+1被接收的阳极初始化时段期间，阳极初始化薄膜晶体管t7被导通，并且将初始化电压vint施加到有机发光二极管oled的阳极。通过将初始化电压vint施加到有机发光二极管oled的阳极，有机发光二极管oled根本不发射微光，并且因此，在下一帧中，像素px接收与黑色灰度相对应的数据电压dm，但可以消除oled发射微光的现象。
110.第一扫描信号sn和第三扫描信号sn+1可以基本同步，并且在此情况下，数据写入时段和阳极初始化时段可以是同一时段。
111.然后，当低电平的发射控制信号en被接收时，第一发射控制薄膜晶体管t5和第二发射控制薄膜晶体管t6被导通，驱动薄膜晶体管t1可以输出与存储在存储电容器cst中的电压(即，通过从驱动薄膜晶体管t1的源
‑
栅电压(elvdd
‑
dm+|vth|)中减去驱动薄膜晶体管t1的阈值电压(|vth|)而获得的电压(elvdd
‑
dm))相对应的驱动电流i
oled
，并且有机发光二极管oled可以发射具有与驱动电流i
oled
的大小相对应的亮度的光。
112.基于第一薄膜晶体管t1至第七薄膜晶体管t7是p型mosfet的假设描述显示面板10的一个像素px的操作过程。然而，在另一示例中，第一薄膜晶体管t1至第七薄膜晶体管t7中的一些薄膜晶体管可以由p型mosfet形成，并且其他薄膜晶体管可以由n型mosfet形成。
113.图5是示意性地图示图2的部分a的放大平面图，并且图6和图7是沿图5中的线i
‑
i'和ii
‑
ii'截取的图5的显示面板的示例性截面图。
114.参考图5，显示设备1(参见图1)可以包括第一栅驱动电路单元gdc1、第二栅驱动电路单元gdc2、第一像素电路单元pc1、第二像素电路单元pc2、第一数据线dl1、第二数据线dl2、第一栅线gl1和第二栅线gl2。
115.第一栅驱动电路单元gdc1、第二栅驱动电路单元gdc2、第一像素电路单元pc1、第一数据线dl1和第一栅线gl1可以被设置在第一区域ar1中，并且第二像素电路单元pc2、第二数据线dl2和第二栅线gl2可以被设置在第二区域ar2中。
116.第一栅驱动电路单元gdc1和第二栅驱动电路单元gdc2可以被设置在第一区域ar1的一侧。第一栅驱动电路单元gdc1和第二栅驱动电路单元gdc2可以被布置成彼此间隔开。第一栅驱动电路单元gdc1和第二栅驱动电路单元gdc2可以彼此邻近。第一像素电路单元pc1可以被布置在第一栅驱动电路单元gdc1与第二栅驱动电路单元gdc2之间的区域中。
117.尽管在图5中未图示，但可以进一步布置一栅驱动电路单元，其以第一栅驱动电路单元gdc1和第二栅驱动电路单元gdc2彼此间隔开的方式与第二栅驱动电路单元gdc2间隔开。第一像素电路单元pc1也可以被布置在第二栅驱动电路单元gdc2与该栅驱动电路单元之间的区域中，其中该栅驱动电路单元与第二栅驱动电路单元gdc2在该区域处间隔开。即，多个栅驱动电路单元gdc可以被布置成彼此间隔开，并且第一像素电路单元pc1可以被布置在多个栅驱动电路单元gdc之间。第一像素电路单元pc1可以是多个，并且多个第一像素电路单元pc1可以在x方向上并排布置。
118.第二像素电路单元pc2可以被布置在第二区域ar2中，并且可以是多个。多个第二像素电路单元pc2可以分别在行方向(例如，x方向)和列方向(例如，y方向)上被布置。
119.第一数据线dl1和第二数据线dl2可以各自在第一方向(例如，y方向)上延伸。
120.第一数据线dl1被设置在第一区域ar1中，并且可以在平面图中与栅驱动电路单元gdc和第一像素电路单元pc1重叠。第一数据线dl1可以是多条，并且多条第一数据线dl1中的每条可以与布置在同一列中的第一像素电路单元pc1重叠。多条第一数据线dl1中的每条可以连接到布置在同一列中的第一像素电路单元pc1。
121.第二数据线dl2被设置在第二区域ar2中，并且可以在平面图中与第二像素电路单元pc2重叠。第二数据线dl2可以是多条，并且多条第二数据线dl2中的每条可以在平面图中与布置在同一列中的第二像素电路单元pc2重叠。多条第二数据线dl2中的每条可以连接到布置在同一列中的第二像素电路单元pc2。
122.在实施例中，如图5中所示，第一栅驱动电路单元gdc1的第一方向的长度l1与第一
像素电路单元pc1的第一方向的长度l2之和可以小于或等于第二像素电路单元pc2的第一方向(例如，y方向)的长度l3。在其中设置有第一像素电路单元pc1的区域可以小于在其中设置有第二像素电路单元pc2的区域。
123.例如，第一栅驱动电路单元gdc1的长度l1可以是构成第一栅驱动电路单元gdc1的金属图案当中的在第一方向上间隔最大的金属图案之间的距离。尽管已经基于第一栅驱动电路单元gdc1进行了描述，但第一像素电路单元pc1和第二像素电路单元pc2可以等同地被应用。
124.包括在第一像素电路单元pc1中的薄膜晶体管的数量可以小于或等于包括在第二像素电路单元pc2中的薄膜晶体管的数量。例如，第一像素电路单元pc1可以和图3中所示的像素电路pc一样，包括两个薄膜晶体管，并且第二像素电路单元pc2可以和图4中所示的像素电路pc一样，包括七个薄膜晶体管。作为另一示例，第一像素电路单元pc1可以包括三个薄膜晶体管。作为另一示例，第一像素电路单元pc1和第二像素电路单元pc2一样，包括七个薄膜晶体管，但七个薄膜晶体管的配置和布置可以与第二像素电路单元pc2中包括的七个薄膜晶体管的配置和布置不同。
125.第一栅线gl1和第二栅线gl2可以连接到第一栅驱动电路单元gdc1，并且可以被同步。第一栅线gl1和第二栅线gl2各自可以包括发射控制线和扫描线。第一栅线gl1延伸到第一区域ar1，并且可以在平面图中与第一像素电路单元pc1重叠。第二栅线gl2延伸到第二区域ar2，并且可以在平面图中与第二像素电路单元pc2重叠。已经描述了第一栅线gl1和第二栅线gl2各自连接到第一栅驱动电路单元gdc1，但实施例可以同样应用于第一栅线gl1和第二栅线gl2，其中第一栅线gl1和第二栅线gl2各自连接到第二栅驱动电路单元gdc2。
126.显示设备1可以包括电连接到第一像素电路单元pc1的第一显示元件de1以及电连接到第二像素电路单元pc2的第二显示元件de2。第一显示元件de1可以在平面图中与栅驱动电路单元gdc至少部分地重叠。
127.第一显示元件de1可以通过第一接触孔cnt1连接到第一像素电路单元pc1，并且第二显示元件de2可以通过第二接触孔cnt2连接到第二像素电路单元pc2。
128.如图6中图示的，第一显示元件de1可以包括第一像素电极pxl1、第一中间层iml1和对电极oe。第一像素电极pxl1可以在+y方向上从第一接触孔cnt1延伸。限定在像素限定层pdl中以暴露第一像素电极pxl1的一部分的第一开口op1可以限定第一发射区域ea1。由第一开口op1限定的第一发射区域ea1可以相对于第一接触孔cnt1在+y方向上被设置。第一发射区域ea1可以在平面图中与栅驱动电路单元gdc重叠。
129.在图6中，第一像素电极pxl1从第一接触孔cnt1在+y方向上延伸。然而，作为另一示例，第一像素电极pxl1可以从第一接触孔cnt1在
‑
y方向上延伸。由第一开口op1限定的第一发射区域ea1可以相对于第一接触孔cnt1在
‑
y方向上被设置。
130.如图6中所示，第二显示元件de2可以包括第二像素电极pxl2、第二中间层iml2和对电极oe。第二像素电极pxl2可以从第二接触孔cnt2在+y方向(即，图6中的左方向)或
‑
y方向(即，图6中的右方向)上延伸。限定在像素限定层pdl中以暴露第二像素电极pxl2的一部分的第二开口op2可以限定第二发射区域ea2。由第二开口op2限定的第二发射区域ea2可以基于第二接触孔cnt2在+y方向或
‑
y方向上被设置。
131.在图5中，第一像素px1和第二像素px2以五格型阵列的形式被布置，第一像素px1
包括第一像素电路单元pc1和第一显示元件de1，并且第二像素px2包括第二像素电路单元pc2和第二显示元件de2。然而，第一像素px1和第二像素px2可以具有各种形式，诸如带状布置和马赛克布置。
132.在下文中，将根据堆叠结构参考图6和图7更详细地描述包括在显示设备1中的配置，并且将描述第一数据线dl1和第二数据线dl2的位置关系。
133.基板100可以包括玻璃或聚合物树脂。聚合物树脂包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素等。包括聚合物树脂的基板100可以具有柔性、可卷曲或可弯曲特性。基板100可以是包括包含以上描述的聚合物树脂的层和无机层(未示出)的多层结构。
134.缓冲层111可以减少或阻止异物、水分或环境空气从基板100的底部的渗透，并且可以在基板100上提供平坦的表面。缓冲层111可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机
‑
无机复合物，并且可以由无机材料和有机材料的单层或多层结构形成。
135.阻挡层(未示出)可以进一步被包括在基板100与缓冲层111之间。阻挡层可以用于防止或显著减少来自基板100等的杂质渗透到半导体层a中。阻挡层可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机
‑
无机复合物，并且可以由无机材料和有机材料的单层或多层结构形成。
136.半导体层a可以被布置在缓冲层111上。半导体层a可以包括非晶硅或多晶硅。在另一实施例中，半导体层a可以包括选自由铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)组成的组中的至少一种材料的氧化物。
137.半导体层a可以包括沟道区、源区和漏区，其中源区和漏区被布置在沟道区的任一侧上。半导体层a可以由单层或多层组成。
138.第一栅绝缘层gi1和第二栅绝缘层gi2可以被堆叠在基板100上以覆盖半导体层a。第一栅绝缘层gi1和第二栅绝缘层gi2可以包括氧化硅(sio2)、氮化硅(sin
x
)、氧氮化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno)等。
139.栅电极g可以被布置在第一栅绝缘层gi1上以在平面图中与半导体层a至少部分地重叠。在图6中，栅电极g被布置在第一栅绝缘层gi1上。然而，在另一实施例中，栅电极g可以被布置在第二栅绝缘层gi2的前侧上。
140.栅电极g可以由从由铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)组成的组中选择的至少一种金属的单层或多层形成。
141.第一像素电路单元pc1和第二像素电路单元pc2可以各自包括存储电容器cst。存储电容器cst被提供有下电极ce1和上电极ce2，并且如图6中所示，可以与薄膜晶体管tft重叠。例如，薄膜晶体管tft的栅电极g可以用作存储电容器cst的下电极ce1。可替代地，存储电容器cst可以在平面图中与薄膜晶体管tft不重叠，并且可以单独存在。
142.存储电容器cst的上电极ce2与下电极ce1重叠并形成电容，第二栅绝缘层gi2在上电极ce2与下电极ce1之间。在此情况下，第二栅绝缘层gi2可以用作存储电容器cst的介电层。
143.第一绝缘层il1可以被提供在第二栅绝缘层gi2上，以覆盖存储电容器cst的上电
极ce2。第一绝缘层il1可以包括sio2、sin
x
、sion、al2o3、tio2、ta2o5、hfo2或zno等。另外，第一绝缘层il1可以包括有机材料。例如，诸如苯并环丁烯(“bcb”)、聚酰亚胺、六甲基二硅氧烷(“hmdso”)、聚(甲基丙烯酸甲酯)(“pmma”)或聚苯乙烯(“ps”)的通用聚合物、具有苯酚基团的聚合物衍生物、丙烯酸聚合物、酰亚胺聚合物、芳基醚聚合物、酰胺聚合物、氟化聚合物、对二甲苯聚合物、乙烯醇聚合物及其共混物。
144.源电极、漏电极和第二数据线dl2可以被布置在第一绝缘层il1上。在实施例中，如图7中所示，时钟线cwl也可以被布置在第一绝缘层il1上。时钟线cwl可以将从图2的第一时钟焊盘clp1和第二时钟焊盘clp2传输的时钟信号传送到栅驱动电路单元gdc。时钟线cwl可以是多个。
145.源电极、漏电极、第二数据线dl2和时钟线cwl可以包括包含mo、al、cu或ti等的导电材料，并且可以由包括以上材料的多层或单层形成。例如，源电极、漏电极、第二数据线dl2和时钟线cwl可以由ti/al/ti的多层结构形成。源电极和漏电极可以通过接触孔连接到半导体层a的源区或漏区。
146.源电极、漏电极、第二数据线dl2和时钟线cwl可以覆盖有无机保护层(未示出)。无机保护层可以是sin
x
和氧化硅(sio
x
)的单膜或多层膜。无机保护层可以被引入以覆盖和保护布置在第一绝缘层il1上的一些线。
147.第二绝缘层il2和第三绝缘层il3被顺序地布置成覆盖源电极、漏电极、第二数据线dl2和时钟线cwl，并且第二绝缘层il2和第三绝缘层il3中的每个限定用于将薄膜晶体管tft连接到像素电极pxl的接触孔。
148.第二绝缘层il2和第三绝缘层il3可以包括由单层或多层的有机材料制成的膜，并且可以提供平坦的前表面。第二绝缘层il2和第三绝缘层il3可以包括诸如bcb、聚酰亚胺、hmdso、pmma或ps的通用聚合物、具有苯酚基团的聚合物、丙烯酸聚合物、酰亚胺聚合物、芳基醚聚合物、酰胺聚合物、氟化聚合物、对二甲苯聚合物、乙烯醇聚合物及其共混物。
149.第一数据线dl1、第一电极层e1和第二电极层e2可以被布置在第二绝缘层il2上。第一电极层e1和第二电极层e2可以通过限定在第二绝缘层il2中的接触孔分别连接到第一像素电路单元pc1的薄膜晶体管tft和第二像素电路单元pc2的薄膜晶体管tft。
150.如图6和图7中所示，第一数据线dl1可以与第二数据线dl2和时钟线cwl布置在不同的层上，并且第一数据线dl1可以在平面图中与时钟线cwl重叠。第一数据线dl1和第二数据线dl2可以被布置在不同的层上。
151.第一显示元件de1和第二显示元件de2可以被布置在第三绝缘层il3上。第一显示元件de1可以包括第一像素电极pxl1、第一中间层iml1和对电极oe，并且第二显示元件de2可以包括第二像素电极pxl2、第二中间层iml2和对电极oe。
152.如图6中图示的，第一显示元件de1可以被布置在第一区域ar1中，并且可以在平面图中与第一栅驱动电路单元gdc1重叠。第一显示元件de1可以通过限定在第三绝缘层il3中的第一接触孔cnt1连接到第一像素电路单元pc1的薄膜晶体管tft。例如，第一显示元件de1的第一像素电极pxl1可以通过限定在第三绝缘层il3中的第一接触孔cnt1连接到第一电极层e1，并且第一电极层e1可以通过限定在第二绝缘层il2中的接触孔连接到第一像素电路单元pc1的薄膜晶体管tft。
153.第二显示元件de2可以被布置在第二区域ar2中。第二显示元件de2可以通过限定
在第三绝缘层il3中的第二接触孔cnt2连接到第二像素电路单元pc2的薄膜晶体管tft。例如，第二显示元件de2的第二像素电极pxl2可以通过限定在第三绝缘层il3中的第二接触孔cnt2连接到第二电极层e2，并且第二电极层e2可以通过限定在第二绝缘层il2中的接触孔连接到第二像素电路单元pc2的薄膜晶体管tft。
154.像素电极pxl可以是半透射电极或反射电极。在一些实施例中，像素电极pxl可以包括由ag、mg、al、pt、pd、au、ni、nd、ir、cr及其化合物形成的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括从由氧化铟锡(“ito”)、氧化铟锌(“izo”)、氧化锌(zno)、氧化铟(in2o3)和氧化铟镓(“igo”)以及氧化铝锌(“azo”)组成的组中选择的至少一种。在一些实施例中，像素电极pxl可以被提供有ito/ag/ito。
155.像素限定层pdl可以被布置在第三绝缘层il3上。像素限定层pdl增大了像素电极pxl的边缘与像素电极pxl上方的对电极oe之间的距离，从而防止在像素电极pxl的边缘处产生电弧。像素限定层pdl可以包括暴露第一像素电极pxl1的一部分的第一开口op1以及暴露第二像素电极pxl2的一部分的第二开口op2。第一开口op1可以限定第一显示元件de1的第一发射区域ea1，并且第二开口op2可以限定第二显示元件de2的第二发射区域ea2。
156.像素限定层pdl可以由选自由聚酰亚胺、聚酰胺、丙烯酸树脂、bcb和酚醛树脂组成的组中的一种或多种有机绝缘材料组成。
157.第一中间层iml1和第二中间层iml2可以分别被布置在由像素限定层pdl限定的第一开口op1和第二开口op2中，并且可以包括有机发射层。有机发射层可以包括有机材料，该有机材料包括发射红光、绿光、蓝光或白光的荧光或磷光材料。有机发射层可以是低分子有机材料或高分子有机材料，并且空穴传输层(“htl”)、空穴注入层(“hil”)、电子传输层(“etl”)和电子注入层(“eil”)可以被选择性地布置在有机发射层之下和/或上方。
158.对电极oe可以是透射电极或反射电极。在一些实施例中，对电极oe可以是透明或半透明电极，并且可以由包括li、ca、lif、al、ag、mg及其化合物的、具有低功函数的金属薄膜形成。另外，诸如ito、izo、zno或in2o3的透明导电氧化物(“tco”)膜可以进一步被布置在金属薄膜上方。对电极oe可以被布置在第一中间层iml1和像素限定层pdl的顶部上。对电极oe可以与多个有机发光二极管oled一体地形成，并且可以对应于多个像素电极pxl。
159.由于有机发光器件可能易被来自外部的水分或氧损坏，因此封装层(未示出)可以覆盖并保护有机发光器件。封装层可以包括第一无机封装层、有机封装层和/或第二无机封装层。
160.图8是示意性地图示图5的部分b的另一示例性放大平面图，并且图9是沿图8中的线iii
‑
iii'截取的图8的显示面板的示例性截面图。在图8和图9中，与图5和图6中的附图标记相同的附图标记指相同的构件，并且将省略其重复描述。
161.图8是图5中的第一区域ar1的放大图。参考图8，显示设备1(参见图1)可以包括第一栅驱动电路单元gdc1、第二栅驱动电路单元gdc2、第一像素电路单元pc1、第一数据线dl1和第一栅线gl1。
162.第一栅驱动电路单元gdc1和第二栅驱动电路单元gdc2可以被布置成彼此间隔开，并且第一像素电路单元pc1可以被布置在第一栅驱动电路单元gdc1与第二栅驱动电路单元gdc2之间。
163.在实施例中，如图8和图9中图示的，显示设备1包括各自电连接到第一像素电路单
元pc1的第1
‑
1显示元件de1
‑
1和第1
‑
2显示元件de1
‑
2。第1
‑
1显示元件de1
‑
1可以在平面图中与第一栅驱动电路单元gdc1至少部分地重叠，并且第1
‑
2显示元件de1
‑
2可以在平面图中与第二栅驱动电路单元gdc2至少部分地重叠。
164.第1
‑
1显示元件de1
‑
1和第1
‑
2显示元件de1
‑
2可以通过第三接触孔cnt3连接到第一像素电路单元pc1。
165.参考图9，第1
‑
1显示元件de1
‑
1可以包括第1
‑
1像素电极pxl1
‑
1、第1
‑
1中间层iml1
‑
1和对电极oe，并且第1
‑
2显示元件de1
‑
2可以包括第1
‑
1像素电极pxl1
‑
1、第1
‑
2中间层iml1
‑
2和对电极oe。第1
‑
1显示元件de1
‑
1和第1
‑
2显示元件de1
‑
2可以共享第1
‑
1像素电极pxl1
‑
1。第1
‑
1中间层iml1
‑
1和第1
‑
2中间层iml1
‑
2可以各自发射在相同波段中的光。第1
‑
1显示元件de1
‑
1和第1
‑
2显示元件de1
‑
2可以各自发射在相同波段中的光。
166.如图8和图9中所示，第1
‑
1像素电极pxl1
‑
1可以从第三接触孔cnt3在+y方向(即，图9中的左方向)和
‑
y方向(即，图9中的右方向)上延伸。在平面图中，第1
‑
1像素电极pxl1
‑
1的在+y方向上延伸的部分可以与第一栅驱动电路单元gdc1重叠，并且第1
‑
1像素电极pxl1
‑
1的在
‑
y方向上延伸的部分可以与第二栅驱动电路单元gdc2重叠。
167.像素限定层pdl可以限定在平面图中暴露第1
‑
1像素电极pxl1
‑
1的与第一栅驱动电路单元gdc1重叠的部分的第1
‑
1开口op1
‑
1以及暴露第1
‑
1像素电极pxl1
‑
1的与第二栅驱动电路单元gdc2重叠的部分的第1
‑
2开口op1
‑
2。第1
‑
1开口op1
‑
1和第1
‑
2开口op1
‑
2可以分别限定第1
‑
1显示元件de1
‑
1的第1
‑
1发射区域ea1
‑
1和第1
‑
2显示元件de1
‑
2的第1
‑
2发射区域ea1
‑
2。
168.由第1
‑
1开口op1
‑
1限定的第1
‑
1发射区域ea1
‑
1可以相对于第三接触孔cnt3在+y方向上被设置，并且可以在平面图中与第一栅驱动电路单元gdc1重叠。由第1
‑
2开口op1
‑
2限定的第1
‑
2发射区域ea1
‑
2可以相对于第三接触孔cnt3在
‑
y方向上被设置，并且可以在平面图中与第二栅驱动电路单元gdc2重叠。
169.第1
‑
1开口op1
‑
1的尺寸和第1
‑
2开口op1
‑
2的尺寸可以相同。第1
‑
1发射区域ea1
‑
1的面积和第1
‑
2发射区域ea1
‑
2的面积可以相同。
170.图10是示意性地图示图2的部分a的另一示例性放大平面图，并且图11是沿图10中的线iv
‑
iv'截取的图10的显示面板的示例性截面图。在图10和图11中，与图5和图6中的附图标记相同的附图标记指相同的构件，并且将省略其重复描述。
171.参考图10，显示设备1(参见图1)可以包括第一栅驱动电路单元gdc1、第二栅驱动电路单元gdc2、第一像素电路单元pc1、第二像素电路单元pc2、第一数据线dl1、第二数据线dl2、第一栅线gl1和第二栅线gl2。
172.第一栅驱动电路单元gdc1和第二栅驱动电路单元gdc2可以被布置成彼此间隔开，并且第一像素电路单元pc1可以被布置在第一栅驱动电路单元gdc1与第二栅驱动电路单元gdc2之间。
173.在实施例中，如图10中图示的，显示设备1可以包括各自电连接到第一像素电路单元pc1的第1
‑
3显示元件de1
‑
3和第1
‑
4显示元件de1
‑
4。在平面图中，第1
‑
3显示元件de1
‑
3可以与第一栅驱动电路单元gdc1至少部分地重叠，并且第1
‑
4显示元件de1
‑
4可以与第一像素电路单元pc1至少部分地重叠。第1
‑
4显示元件de1
‑
4的一部分可以与第一栅驱动电路单元gdc1重叠。显示设备1可以包括电连接到第二像素电路单元pc2的第二显示元件de2。
174.第1
‑
3显示元件de1
‑
3和第1
‑
4显示元件de1
‑
4可以通过第四接触孔cnt4连接到第一像素电路单元pc1。第二显示元件de2可以通过第二接触孔cnt2连接到第二像素电路单元pc2。
175.参考图11，第1
‑
3显示元件de1
‑
3可以包括第1
‑
2像素电极pxl1
‑
2、第1
‑
3中间层iml1
‑
3和对电极oe，并且第1
‑
4显示元件de1
‑
4可以包括第1
‑
2像素电极pxl1
‑
2、第1
‑
4中间层iml1
‑
4和对电极oe。第1
‑
3显示元件de1
‑
3和第1
‑
4显示元件de1
‑
4可以共享第1
‑
2像素电极pxl1
‑
2。第1
‑
3中间层iml1
‑
3和第1
‑
4中间层iml1
‑
4可以各自发射在相同波段中的光。第1
‑
3显示元件de1
‑
3和第1
‑
4显示元件de1
‑
4可以各自发射在相同波段中的光。
176.如图10和图11中所示，第1
‑
2像素电极pxl1
‑
2可以从第四接触孔cnt4在+y方向上延伸。在平面图中，第1
‑
2像素电极pxl1
‑
2的在+y方向上延伸的一部分可以与第一栅驱动电路单元gdc1重叠，并且第1
‑
2像素电极pxl1
‑
2的其余部分可以与第一像素电路单元pc1重叠。
177.作为另一示例，第1
‑
2像素电极pxl1
‑
2可以从第四接触孔cnt4在
‑
y方向上延伸。在平面图中，第1
‑
2像素电极pxl1
‑
2的在
‑
y方向上延伸的一部分可以与第二栅驱动电路单元gdc2重叠，并且第1
‑
2像素电极pxl1
‑
2的其余部分可以与第一像素电路单元pc1重叠。
178.像素限定层pdl可以包括第1
‑
3开口op1
‑
3和第1
‑
4开口op1
‑
4，在平面图中，第1
‑
3开口op1
‑
3暴露第1
‑
2像素电极pxl1
‑
2的与第一栅驱动电路单元gdc1重叠的部分，并且第1
‑
4开口op1
‑
4暴露第1
‑
2像素电极pxl1
‑
2的与第一像素电路单元pc1重叠的部分。第1
‑
3开口op1
‑
3和第1
‑
4开口op1
‑
4可以分别限定第1
‑
3显示元件de1
‑
3的第1
‑
3发射区域ea1
‑
3和第1
‑
4显示元件de1
‑
4的第1
‑
4发射区域ea1
‑
4。
179.另外，像素限定层pdl可以进一步包括暴露第二像素电极pxl2的一部分的第二开口op2，并且第二开口op2可以限定第二显示元件de2的第二发射区域ea2。
180.由第1
‑
3开口op1
‑
3限定的第1
‑
3发射区域ea1
‑
3和由第1
‑
4开口op1
‑
4限定的第1
‑
4发射区域ea1
‑
4中的每个可以基于第四接触孔cnt4在+y方向上被放置。作为另一示例，第1
‑
3发射区域ea1
‑
3和第1
‑
4发射区域ea1
‑
4可以基于第四接触孔cnt4在
‑
y方向上被设置。
181.第1
‑
3开口op1
‑
3的尺寸和第1
‑
4开口op1
‑
4的尺寸可以相同。第1
‑
3发射区域ea1
‑
3的面积和第1
‑
4发射区域ea1
‑
4的面积可以相同。
182.如图10中图示的，第1
‑
3开口op1
‑
3的尺寸可以小于第二开口op2的尺寸。第1
‑
4开口op1
‑
4的尺寸可以小于第二开口op2的尺寸。第1
‑
3发射区域ea1
‑
3的面积可以小于第二发射区域ea2的面积。第1
‑
4发射区域ea1
‑
4的面积可以小于第二发射区域ea2的面积。
183.图12是示意性地图示图5的部分b的另一示例性放大平面图，并且图13是沿图12中的线v
‑
v'截取的图12的显示面板的示例性截面图。在图12和图13中，与图5和图6中的附图标记相同的附图标记指相同的构件，并且将省略其重复描述。
184.图12是图5中的第一区域ar1的放大图。参考图12，显示设备1(参见图1)可以包括第一栅驱动电路单元gdc1、第二栅驱动电路单元gdc2、第1
‑
1像素电路单元pc1
‑
1、第1
‑
2像素电路单元pc1
‑
2、电压线vwl、第一数据线dl1和第一栅线gl1。
185.第一栅驱动电路单元gdc1和第二栅驱动电路单元gdc2可以被布置成彼此间隔开，并且第1
‑
1像素电路单元pc1
‑
1可以被布置在第一栅驱动电路单元gdc1与第二栅驱动电路单元gdc2之间。第1
‑
2像素电路单元pc1
‑
2可以被布置在第1
‑
1像素电路单元pc1
‑
1与第二栅
驱动电路单元gdc2之间。
186.电压线vwl可以被布置在第1
‑
1像素电路单元pc1
‑
1与第1
‑
2像素电路单元pc1
‑
2之间。电压线vwl可以连接到第1
‑
1像素电路单元pc1
‑
1和第1
‑
2像素电路单元pc1
‑
2中的每个。电压线vwl可以是初始化电压线或驱动电压线。当电压线vwl被布置在第1
‑
1像素电路单元pc1
‑
1与第1
‑
2像素电路单元pc1
‑
2之间时，电压可以通过一条电压线vwl被施加到布置在不同行中的两个像素电路单元pc1
‑
1和pc1
‑
2。因此，可以显著减小由用于将电压施加到像素电路单元pc1
‑
1和pc1
‑
2的电压线vwl占据的区域。
187.在实施例中，如图12中所示，显示设备1可以包括第1
‑
5显示元件de1
‑
5和第1
‑
6显示元件de1
‑
6，其中第1
‑
5显示元件de1
‑
5电连接到第1
‑
1像素电路单元pc1
‑
1，并且第1
‑
6显示元件de1
‑
6电连接到第1
‑
2像素电路单元pc1
‑
2。在平面图中，第1
‑
5显示元件de1
‑
5可以与第一栅驱动电路单元gdc1至少部分地重叠，并且第1
‑
6显示元件de1
‑
6可以与第二栅驱动电路单元gdc2至少部分地重叠。
188.第1
‑
5显示元件de1
‑
5可以通过第五接触孔cnt5连接到第1
‑
1像素电路单元pc1
‑
1，并且第1
‑
6显示元件de1
‑
6可以通过第六接触孔cnt6连接到第1
‑
2像素电路单元pc1
‑
2。
189.参考图13，第1
‑
5显示元件de1
‑
5可以包括第1
‑
3像素电极pxl1
‑
3、第1
‑
5中间层iml1
‑
5和对电极oe，并且第1
‑
6显示元件de1
‑
6可以包括第1
‑
4像素电极pxl1
‑
4、第1
‑
6中间层iml1
‑
6和对电极oe。
190.如图12和图13中所示，第1
‑
3像素电极pxl1
‑
3可以从第五接触孔cnt5在+y方向上延伸。第1
‑
3像素电极pxl1
‑
3的在+y方向上延伸的部分可以在平面图中与第一栅驱动电路单元gdc1重叠。第1
‑
4像素电极pxl1
‑
4可以从第六接触孔cnt6在
‑
y方向上延伸。第1
‑
4像素电极pxl1
‑
4的在
‑
y方向上延伸的部分可以在平面图中与第二栅驱动电路单元gdc2重叠。
191.像素限定层pdl可以包括第1
‑
5开口op1
‑
5和第1
‑
6开口op1
‑
6，在平面图中，第1
‑
5开口op1
‑
5暴露第1
‑
3像素电极pxl1
‑
3的与第一栅驱动电路单元gdc1重叠的部分，并且第1
‑
6开口op1
‑
6暴露第1
‑
4像素电极pxl1
‑
4的与第二栅驱动电路单元gdc2重叠的部分。第1
‑
5开口op1
‑
5和第1
‑
6开口op1
‑
6可以分别限定第1
‑
5显示元件de1
‑
5的第1
‑
5发射区域ea1
‑
5和第1
‑
6显示元件de1
‑
6的第1
‑
6发射区域ea1
‑
6。
192.由第1
‑
5开口op1
‑
5限定的第1
‑
5发射区域ea1
‑
5可以相对于第五接触孔cnt5在+y方向上被设置，并且可以在平面图中与第一栅驱动电路单元gdc1重叠。由第1
‑
6开口op1
‑
6限定的第1
‑
6发射区域ea1
‑
6可以相对于第六接触孔cnt6在
‑
y方向上被设置，并且可以在平面图中与第二栅驱动电路单元gdc2重叠。
193.第1
‑
5开口op1
‑
5的尺寸和第1
‑
6开口op1
‑
6的尺寸可以相同。第1
‑
5发射区域ea1
‑
5的面积和第1
‑
6发射区域ea1
‑
6的面积可以相同。
194.图14和图15是示意性地图示图5的部分b的另一放大平面图。
195.图14和图15是图5中的第一区域ar1的放大图。参考图14和图15，显示设备1(参见图1)可以包括第一栅驱动电路单元gdc1、第二栅驱动电路单元gdc2、第1
‑
3像素电路单元pc1
‑
3、第1
‑
4像素电路单元pc1
‑
4、第一栅线gl1和第二栅线gl2。
196.第一栅线gl1和第二栅线gl2可以连接到第一栅驱动电路单元gdc1，并且可以彼此同步。第一栅线gl1和第二栅线gl2可以各自包括发射控制线和扫描线。第一栅线gl1可以在
‑
x方向上延伸，并且第二栅线gl2可以在+x方向上延伸。
197.在实施例中，如图14和图15中所示，第一栅驱动电路单元gdc1的第二方向(即，x方向)的长度l4与第1
‑
3像素电路单元pc1
‑
3的第二方向的长度l5的和可以等于第二栅驱动电路单元gdc2的第二方向的长度l6与第1
‑
4像素电路单元pc1
‑
4的第二方向的长度l7的和。
198.显示设备1可以包括电连接到第1
‑
3像素电路单元pc1
‑
3的第1
‑
7显示元件de1
‑
7以及电连接到第1
‑
4像素电路单元pc1
‑
4的第1
‑
8显示元件de1
‑
8。在平面图中，第1
‑
7显示元件de1
‑
7可以与第一栅驱动电路单元gdc1至少部分地重叠，并且第1
‑
8显示元件de1
‑
8可以与第二栅驱动电路单元gdc2至少部分地重叠。
199.在实施例中，如图14中所示，第1
‑
3像素电路单元pc1
‑
3可以被布置成在第二方向(即，x方向)上比第一栅驱动电路单元gdc1更靠近基板100的外部。第1
‑
4像素电路单元pc1
‑
4可以被布置成在第二方向(即，x方向)上比第二栅驱动电路单元gdc2更靠近基板100的外部。第1
‑
3像素电路单元pc1
‑
3和第1
‑
4像素电路单元pc1
‑
4可以在y方向(即，第一方向)上并排布置。
200.作为另一示例，如图15中图示的，第1
‑
3像素电路单元pc1
‑
3和第1
‑
4像素电路单元pc1
‑
4可以不在y方向上并排布置。第1
‑
3像素电路单元pc1
‑
3可以被放置成在第二方向(即，x方向)上比第一栅驱动电路单元gdc1更靠近基板100的外部，但第1
‑
4像素电路单元pc1
‑
4可以不被布置成在第二方向(即，x方向)上比第二栅驱动电路单元gdc2更靠近基板100的外部。第二栅驱动电路单元gdc2可以被布置成比第1
‑
4像素电路单元pc1
‑
4更靠近基板100的外部。第1
‑
4像素电路单元pc1
‑
4可以被布置成在第二方向(即，x方向)上比第二栅驱动电路单元gdc2更靠近基板100的第二区域ar2。
201.在根据实施例的显示设备1中，多个第一像素px1可以被布置在第一区域ar1中以与基板100的外围区域相对应。结果，用于显示图像的区域可以从在其中布置有多个第二像素px2的第二区域ar2增大至在其中布置有多个第一像素px1的第一区域ar1。
202.到目前为止，仅主要描述了显示设备，但实施例并不限于此。例如，可以说用于制造显示设备的方法也落入本公开的范围内，以制造这样的显示设备。
203.根据以上描述的实施例，能够实现在其中非显示区域被减小的显示设备。实施例的范围不受这些效果的限制。
204.应理解，本文中描述的实施例应被视为以描述性的意义被考虑，并且不用于限制的目的。每个实施例内的特征或方面的描述应典型地被认为是可用于其它实施例中的其它相似特征或方面。尽管已经参考附图描述了一个或多个实施例，但本领域普通技术人员将理解，可以在一个或多个实施例中进行形式上和细节上的各种改变，而不背离如由所附权利要求限定的精神和范围。