功率MOSFET器件安全工作区的双栅拓宽方法及电路

功率mosfet器件安全工作区的双栅拓宽方法及电路
技术领域
1.本发明属于半导体器件领域，涉及器件安全工作区的控制，尤其涉及一种功率mosfet器件安全工作区的双栅拓宽方法及电路。


背景技术：

2.mosfet(金属氧化物半导体)功率晶体管器件常应用于汽车和工业电子等领域，对mosfet的优化一般是根据其应用来有针对性进行的。例如，当其作为开关使用时，应具有较低导通电阻，在这类电路中，需要功率mosfet能够快速接通和关断；而在其被用作保护元件时，功率mosfet需处理持续时间很长的显著功耗，应注意其安全工作区性能。
3.在许多复杂的电路系统中，新子单元的输入级含有数个初始未充电的电容，在不加控制的情况下发生第一次接触时，这些电容会经受与短路类似的情况，在这个瞬间电容两端电压几乎为零，如果此类电容与功率mosfet串联，那么巨大的电源电压会直接加到mosfet的漏源两侧，同时mosfet中还会流过很大的电容充电电流。此时功率mosfet器件正在开启过程中，器件被动承受高压大电流，处于大功率高损耗状态。
4.在要求热插拔的电路系统中，这种高损耗状态会持续数百微秒甚至几毫秒，对器件的可靠性带来很大的考验，此时器件极易遭到破坏。因此在热插拔的应用场景中，应审慎选择功率mosfet器件，保证其应用不超过自身安全工作区。
5.安全工作区定义为功率mosfet器件工作在该电流
‑
电压范围内不发生失效，且温度稳定在最大结温限制之下的区域。它是对功率mosfet在脉冲和dc负载时，功率处理能力的衡量。
6.针对上述功率mosfet器件存在的在热插拔应用中器件极易超出安全区的问题，常用的改善方法有：一、以增大导通损耗为代价来保证功率mosfet器件足够的安全工作区；二、加入专门的热插拔控制器。第一个方法使得电路导通后的损耗大幅增加，效率很低；而第二种方法集成度低，使电路复杂化。因此所述两类方法都不是理想的解决途径。亟需一种成本低、可靠性高、电路简单的控制方法在热插拔应用时拓展功率mosfet的安全工作区。


技术实现要素：

7.针对功率mosfet器件在电路系统的应用中，尤其是在热插拔的应用环境下，会在开关瞬间工作在高压大电流的大功率状态，如果开关时间过长极易超出功率mosfet的安全工作区，给器件带来可靠性问题，本发明提供一种能够提高器件可靠性的功率mosfet器件安全工作区的双栅拓宽方法及电路。
8.本发明采用的技术方案如下：
9.本发明所述的一种功率mosfet器件安全工作区的双栅拓宽方法，
10.步骤1在功率mosfet器件上增设第一栅总线和第二栅总线，将功率mosfet器件的一部分元胞结构中的栅极连接于第一栅总线，将功率mosfet器件的另一部分元胞结构中的栅极连接于第二栅总线，所有元胞结构中的漏相连接并作为所述功率mosfet器件的漏极，
所有元胞结构中的源相连接并作为所述功率mosfet器件的源极；
11.步骤2比较漏极电压和源极电压，当输入信号为高电平且当功率mosfet器件的漏源两端电压大于预设电压时，开启第二栅总线连接的元胞并关闭第一栅总线连接的元胞；当输入信号为高电平且当功率mosfet器件的漏源两端电压小于预设电压时，开启第二栅总线连接的元胞并开启第一栅总线连接的元胞结构，以拓宽器件安全工作区。
12.本发明所述的一种实现功率mosfet器件安全工作区双栅拓宽方法的电路，包括功率mosfet器件且所述功率mosfet器件包括多个元胞结构且所述元胞结构包括漏和源，各个元胞结构中的漏相连接并作为所述功率mosfet器件的漏极，各个元胞结构中的源相连接并作为所述功率mosfet器件的源极，在功率mosfet器件的源极上连接有负载电容，所述功率mosfet器件还包括第一栅总线和第二栅总线，功率mosfet器件的一部分元胞结构中的栅极连接于第一栅总线，功率mosfet器件的另一部分元胞结构中的栅极连接于第二栅总线，所述电路还包括：微控制器，微控制器设有输入端、输出端、控制正端及控制负端；
13.所述微控制器的输入端与第二栅总线连接并用于接收输入信号，输出端与第一栅总线连接，
14.所述微控制器的控制正端与所述功率mosfet器件的漏极连接并用于接收功率mosfet器件的漏电压，控制负端与所述功率mosfet器件的源极连接并用于接收功率mosfet器件的源电压，并且，所述微控制器根据漏源两端电压差控制连接于第一栅总线的一部分元胞结构的开启与关闭，当漏源两端电压差大于预设电压时，控制连接于第一栅总线的一部分元胞结构关闭；当漏源两端电压差小于预设电压时，所述微控制器输出端的输出信号跟随输入端输入信号，以控制连接于第一栅总线的一部分元胞结构开启与关闭。
15.与现有技术相比，本发明具有如下有益效果：
16.在不间断工作状态下维修或更改系统配置是非常必要的，因此要求系统中的元件能够实现热插拔。这种电路系统对功率mosfet的安全工作区提出了很高的要求。本发明能够扩展功率mosfet的安全工作区，在电路启动瞬间有效保护功率mosfet器件，保证电路的正常运行，提高电路的效率。
17.功率器件的阈值电压及载流子迁移率都随温度升高而降低。阈值电压的降低会使得器件流过的电流增大，载流子迁移率的降低会使得流过电流减小；而当二者共同作用时，电流增大还是减小要看上述两个因素中哪一个起主导作用。
18.传统功率mosfet和本发明所述双栅mosfet的主要区别在于开启瞬间的导通面积。而导通面积的大小影响着电路的温度特性。传统功率mosfet开启时，温度升高，因导通面积大，阈值电压减小导致的电流增大起主要作用，这个电流增大值大于载流子迁移率降低导致的电流减小值，因此器件整体呈现出导通电阻的负温度特性。导通电阻的负温度特性会导致器件产生电流集中效应，电流分布不均匀，芯片的某些部分可能会过载，出现局部发热的情况。这是缩短功率mosfet器件使用寿命、限制元器件安全工作区、损坏系统的主要原因。
19.而本发明，在上电时刻，功率mosfet器件的第二栅总线控制部分的元胞结构先开启，因此时器件漏源两端电压很高，第一栅总线控制部分的元胞结构不开启，导通面积小，在给定电流条件下的栅极电压高。随器件温度升高，载流子迁移率降低导致的电流减小值大于阈值电压降低导致的电流增大值，因此器件整体呈现正温度特性。由于正温度特性，器
件能够实现基于负反馈的自我调整(对于一个功率mosfet器件，内部的元胞结构是并联的。当其中一个元胞结构的温度上升时，流过的电流减小，温度能够回落，从而实现自动的均流)，使得电流分布更加均匀，从而提高器件的发热均匀度，降低最高结温。在流过相同电流的条件下，本发明的功率mosfet结温更低；或者说，在相同失效结温的情况下，本发明可以让功率mosfet承受更大的电流，从而实现soa面积的拓展。
20.当功率mosfet器件的漏源电压降至预设电压以下时，说明器件已经不需要保护，第一栅总线控制部分开启，整个器件充分导通。因此本发明实际上是在电路开启的一瞬间实现对功率器件的保护。
21.如图6是本发明的双栅功率mosfet安全工作区与国际主流功率mosfet器件安全工作区的对比示意图。x轴是功率mosfet漏源极电压(v
ds
)，y轴是功率mosfet的漏极电流(i
d
)，两个轴都使用对数坐标。在这张图中，曲线ⅰ代表普通情况下功率mosfet安全工作区的恒定功率曲线，而曲线ⅱ代表本发明的控制方案下功率mosfet的安全工作区曲线。两曲线对应相同的脉冲宽度tp＝10us。图中标注为10us以下的区域，即为器件的安全工作区。可以看出，与传统的功率mosfet相比，本发明可以显著增大相同时间和相同结温条件下的安全工作区。与国际主流功率mosfet器件相比，本发明的双栅功率mosfet实现了更大的安全工作区，拓宽的安全工作区部分如图6中阴影部分所示。
22.本发明的其他有益效果还包括：
23.(1)在电压和失效结温相同时，安全工作区面积的增大使功率mosfet在相同时间内可以给大得多的电容组充电而不会损害功率mosfet和热插拔系统。由此可知本发明能够增加系统的稳健性，提高热插拔系统效率。
24.(2)本发明中，双栅功率mosfet不同栅总线控制的元胞结构皆做在同一片硅衬底上，工艺产生的误差较小，两部分之间的匹配性好，成本降低，并大大简化了电路。
25.本发明双栅器件的优点还在于：从原理上说，可以用两个器件来实现相似的控制电路。两个分立器件与双栅器件相比，分立器件的其中一个导通时，散热面积仅是单个器件，而双栅器件的一部分导通时，整个器件面积都能辅助散热，且整个器件面积对应的功率密度更小，抗冲击能力更强。当以图1为整体连接外部电路时，有三个端口与外部相连：输入信号101，功率mosfet器件的漏极110和源极111。
附图说明
26.为了更加清楚地说明本发明中的技术方案，下面将对本发明中所需要使用的附图作简单地介绍。
27.图1是本发明提出的一种功率mosfet器件安全工作区的双栅拓宽方法电路示意图；
28.图中有：输入信号101，微控制器102(包括四个端口：输入端103、输出端104、控制正端105、控制负端106)，双栅功率mosfet器件107中：第一栅总线108、第二栅总线109、漏极110、源极111，负载电容112。
29.图2是本发明的功率mosfet器件安全工作区的双栅拓宽方法流程框图；
30.图3a是本发明提出的一个实施方案中的双栅功率mosfet器件单个元胞结构剖面示意图；第一和第二栅总线控制的晶体管阵列的元胞结构完全相同。
31.图中有：源308，源极金属301，p型基区302，多晶源303，栅极304，氧化层305，漂移区306，n+衬底307，漏309；其中单个元胞结构中的漏和源与功率mosfet器件的漏极和源极连接在一起，为相同电位。
32.图3b是本发明提出的一个实施方案中的双栅功率mosfet器件的部分元胞布局剖面示意图；
33.图3c是本发明提出一个实施方案中的双栅功率mosfet器件的部分元胞结构布局三维示意图，图中未显示源极金属301及部分氧化层305；
34.图3d1是本发明提出的一个实施方案中的功率mosfet器件的部分元胞结构布局俯视图，图中未显示源极金属301及部分氧化层305；
35.图3b、图3c、图3d1是采用相同布局方式的不同观察视角图，其单个元胞都为图3a结构。在这三张图中，304a1、304a2对应的元胞结构由第一栅总线控制，304b1、304b2、304b3对应的元胞结构由第二栅总线控制。
36.图3d2是本发明提出的另一实施方案中的双栅功率mosfet器件的部分元胞结构布局俯视图，图中未显示源极金属301及部分氧化层305；
37.图4a是本发明提出的控制方法中微控制器的功能框图；
38.图4b是本发明提出的微控制器的一个具体实施方案。
39.图中有：输入端103，输出端104，控制正端105，控制负端106，n型jfet管401，第一电阻402，第二电阻403，第三电阻404，第四电阻405，pmos晶体管406，nmos晶体管407。
40.图5是本发明提出的一个实施方案中的微控制器工作原理流程图。
41.图6是本发明提出的控制方法实现的功率mosfet器件安全工作区与国际主流功率mosfet器件安全工作区的对比示意图。
42.图7是本发明元胞结构的一个实施例结构示意图，即：沟槽结构功率mosfet器件元胞结构图。
43.图8是本发明元胞结构的一个实施例结构示意图，即：平栅结构功率mosfet器件元胞结构图。
具体实施方式
44.热插拔电路的飞速发展使其在高功率的应用场景中的使用日益广泛。针对现有技术中存在的功率mosfet器件安全工作区不能满足要求、使器件在开启瞬间极易被破坏的问题，本发明提出了拓宽安全工作区的基本思路，由第一栅总线108和第二栅总线109共同控制所述功率mosfet器件107，其过程为：热插拔电路电源上电时给电路提供一个输入信号101，所述双栅功率mosfet器件107的第二栅总线109控制的元胞结构导通，而第一栅总线108控制的元胞结构暂不导通。第一栅总线108受微控制器102的输出端104调控。微控制器102检测功率mosfet器件107的瞬时漏源电压。在漏源两端电压高于功率mosfet预设电压时，微控制器102输出低电平，第一栅总线108控制部分的元胞结构仍不导通。随着电容充电过程的持续进行，功率mosfet器件107的漏源两端电压逐渐降低，当漏源电压降至低于功率mosfet器件107预设电压后，微控制器的输出跳转至高电平，第一栅总线108控制部分的元胞结构开启，此时整个双栅功率mosfet器件107充分导通。
45.实施例1
46.一种功率mosfet器件安全工作区的双栅拓宽方法，
47.步骤1参照图1和图3c，在功率mosfet器件107上增设第一栅总线108和第二栅总线109，将功率mosfet器件107的一部分元胞结构中的栅极连接于第一栅总线108，将功率mosfet器件107的另一部分元胞结构中的栅极连接于第二栅总线109，所有元胞结构中的漏309相连接并作为所述功率mosfet器件的漏极110，所有元胞结构中的源308相连接并作为所述功率mosfet器件的源极111；
48.步骤2参照图2，比较漏极电压和源极电压，当输入信号101为高电平且当功率mosfet器件的漏源两端电压大于预设电压时，开启第二栅总线109连接的元胞并关闭第一栅总线108连接的元胞；当输入信号101为高电平且当功率mosfet器件的漏源两端电压小于预设电压时，开启第二栅总线109连接的元胞并开启第一栅总线108连接的元胞结构，以拓宽器件安全工作区。在本实施例中，采用一微控制器102，所述微控制器102的输入端103与第二栅总线109连接并用于接收输入信号101，所述微控制器102还分别用于获取所述功率mosfet器件107的漏极电压和源极电压并比较漏极电压和源极电压，当输入信号101为高电平且当功率mosfet器件的漏源两端电压大于预设电压时，所述微控制器102输出低电平并将低电平输出给第一栅总线108，以关闭第一栅总线108连接的元胞；当输入信号101为高电平且当功率mosfet器件的漏源两端电压小于预设电压时，所述微控制器102输出高电平并将高电平输出给第一栅总线108，以开启第一栅总线108连接的元胞。所述预设电压可以根据应用需求来确定，其典型值为5v。
49.实施例2
50.一种实现所述功率mosfet器件安全工作区双栅拓宽方法的电路，包括功率mosfet器件107且所述功率mosfet器件107包括多个元胞结构且所述元胞结构包括漏309和源308，各个元胞结构中的漏309相连接并作为所述功率mosfet器件107的漏极110，各个元胞结构中的源308相连接并作为所述功率mosfet器件107的源极111，在功率mosfet器件107的源极111上连接负载电容112，所述功率mosfet器件107还包括第一栅总线108和第二栅总线109，功率mosfet器件107的一部分元胞结构中的栅极连接于第一栅总线108，功率mosfet器件107的另一部分元胞结构中的栅极连接于第二栅总线109，所述电路还包括：微控制器102，微控制器102设有输入端103、输出端104、控制正端105及控制负端106；
51.所述微控制器102的输入端103与第二栅总线109连接并用于接收输入信号101，输出端104与第一栅总线108连接，
52.所述微控制器102的控制正端105与所述功率mosfet器件107的漏极110连接并用于接收功率mosfet器件107的漏电压，控制负端106与所述功率mosfet器件107的源极111连接并用于接收功率mosfet器件107的源电压，并且，所述微控制器102根据漏源两端电压差控制连接于第一栅总线108的一部分元胞结构的开启与关闭，当漏源两端电压差大于预设电压时，控制连接于第一栅总线108的一部分元胞结构关闭；当漏源两端电压差小于预设电压时，所述微控制器102输出端104的输出信号跟随输入端103输入信号，以控制连接于第一栅总线108的一部分元胞结构开启与关闭，所述预设电压典型值为5v。
53.参照图3a，在本实施例中，所述元胞结构还包括衬底307，所述漏309设在衬底307的一个表面上，在衬底307的另一个表面上设有漂移区306，在漂移区306上设有p型基区302，在p型基区302上设有沟槽且在沟槽内壁上设有氧化层305，在氧化层305的内腔内填充
多晶硅以形成多晶源303，在氧化层305内设有栅极304，所述源308设在氧化层305的外侧且位于p型基区302内，在所述源308上连接有源极金属301。
54.参照图4a和图4b，所述微控制器102需要具备电压判断和电平跟随的功能，可以实现对双栅功率mosfet器件107漏源两端电压的判断，在第二栅总线109的控制部分已经开启的前提下，在适当的时候使第一栅总线108的控制部分开启。所述微控制器102包括pmos晶体管406、nmos晶体管407和n型jfet管401，pmos晶体管406的漏端与nmos晶体管407的漏端相连并作为所述微控制器102的输出端104，pmos晶体管406的源端作为所述微控制器102的输入端103，nmos晶体管407的源端作为所述微控制器102的控制负端106；在pmos晶体管406的源端与nmos晶体管407的源端之间连接有分压网络，所述分压网络由第二电阻403、第三电阻404及第四电阻405组成，第二电阻403和第四电阻405上的电压分别作为pmos晶体管406和nmos晶体管407的栅源电压，第三电阻404耦合在pmos晶体管406和nmos晶体管407的栅极之间；所述n型jfet管401的漏极作为所述微控制器102的控制正端105，在n型jfet管401的栅极与漏端跨接有第一电阻402且n型jfet管401的栅极与nmos晶体管407的栅极连接。电阻的阻值根据应用需求确定，其值应满足的要求是：晶体管在漏源之间电压以下低于预设电压时输出高电平。例如，第一、第二、第三电阻的阻值大约在10ω至100kω的范围内。
55.双栅功率mosfet器件107的两条栅总线所控制的部分制作在同一片硅(si)衬底上。每条栅总线所控制部分的面积比例根据实际需求确定。双栅功率mosfet器件的版图可以分开布局，也可以采用叉指结构布局或其他布局方式，具体版图根据应用需求确定。
56.所述微控制器102的作用是获取双栅功率mosfet器件107的漏源两端的电压，并将其与预设电压进行比较，通过比较结果来调整输出端104的高低电平，从而决定功率mosfet器件107的第一栅总线108控制部分能否开启。实际应用中，负载电容112与所述功率mosfet107串联，总线电压由功率mosfet器件的漏源端和负载电容112共同分担。一般来说，负载电容初始未充电，电源上电的瞬间，高电压几乎由功率mosfet器件独自承担，与此同时功率mosfet器件还承受着巨大的充电电流甚至浪涌电流，很容易超出器件的安全工作区造成器件烧毁。因此，本发明利用微控制器102，使功率mosfet器件的部分元胞结构延迟开启，以拓宽其安全工作区。具体来说，为了达到上述效果，在电源上电时，输入信号101输入，因第二栅总线109与输入信号101直接相连，第二栅总线控制部分开启，第一栅总线108受微控制器102控制，其控制部分暂不开启。微控制器102将功率mosfet器件107的漏源两端电压分别输入到控制正端105、控制负端106，将压差与预设好的预设电压(典型值为5v)进行比较，并通过输出端104来控制施加在第一栅总线108上的电位。当功率mosfet器件107漏源两端电压高于预设电压时，说明器件仍承受高压大电流，处于需要被保护的状态，此时第一栅总线108控制部分暂不开启；当功率mosfet器件107漏源两端电压低于预设电压时，说明器件已经不需要保护，此时第一栅总线108控制部分开启，整个功率mosfet器件107充分开启，整个过程参照图2。
57.实施例3
58.本发明中的元胞结构可以采用各种不同具体结构的元胞，除实施例2所述的元胞结构外，本发明的元胞结构还可以包括或分别采用以下两个具体实施例：
59.(1)作为本发明元胞结构实施例之一的沟槽结构功率mosfet器件元胞结构，参见图7，包括：漏309、源308和衬底307，所述漏309设在衬底307的一个表面上，在衬底307的另
一表面上设有漂移区306，在漂移区306上设有p型基区302，在p型基区302内设有沟槽且所述沟槽延伸进入漂移区306，沟槽两侧设有源308，源并未穿通p型基区302，以便在栅压作用下在p型基区内部形成导电沟道。在沟槽内设有栅极304且所述栅极304被氧化层305包裹，在所述源308上连接有源极金属301。
60.(2)作为本发明元胞结构实施例之一的平栅结构功率mosfet器件元胞结构，参照图8，包括：漏309、源308和衬底307，所述漏309设在衬底307的一个表面上，在衬底307的另一表面上设有漂移区306，在漂移区306内设有p型基区302，在p型基区302内设有源308，在源308上方覆盖有氧化层305，氧化层内部包裹着栅304，在所述源308上连接有源极金属301。
61.下面结合附图对本发明进行详细描述：
62.如图3a是一分裂栅功率mosfet器件，作为本发明中功率mosfet元胞结构的一个实施例。源308和漏309通过p型基区302、漂移区306及衬底307隔离开，氧化层305形成的槽中有三个独立的刻蚀窗口，中间的窗口是源极poly303(即：多晶源303)，两侧的窗口构成分裂栅极304。在器件由关闭到导通的过程中，当对栅电极施加适当的电压(高于阈值电压)时，导电沟道形成在基区与氧化层之间的界面处。在这种情况下，电子可以通过导电通道和漂移区从源区流向半导体器件的背面漏区，从而形成电流。实际实施方案中的双栅功率mosfet元胞结构包括但不限于本实施例。
63.在本实施例中，双栅功率mosfet第一和第二栅总线控制的元胞均为图3a所示的元胞结构，元胞之间相互平行，总元胞个数不少于一百个。所有元胞结构的漏由内部金属导体连接汇集在一起形成整个功率mosfet器件的漏极，同样的，所有元胞结构的源由源极金属连接汇集在一起形成整个功率mosfet器件的源极。而双栅功率mosfet的第一和第二栅总线分别控制相应元胞的栅极。不同栅总线控制的元胞的排列方式在图3b、3c、3d1和3d2中说明。
64.如图3b、3c和3d1是部分元胞结构版图布局示意图，根据实施例，由第一栅总线控制的元胞个数和第二栅总线控制的元胞个数可以相同也可以不同。以图3b、3c为例，图中排列了5个元胞(仅作为元胞排列方式的参考示例，元胞个数不作为参考)，每个元胞都采用图3a的结构，布局方法为叉指状布局，即两条栅总线控制的元胞为交错分布。其中第一栅总线108和第二栅总线109与图1分别对应。第一栅总线108连接第二和第四个元胞的栅极304a1和304a2，第二栅总线109连接第一、三、五个元胞的栅极304b1、304b2和304b3。叉指版图可以提高电路的匹配度，减小电流分布的不均匀，使得双栅功率mosfet器件107发挥最佳的性能。
65.所述第一栅总线108和第二栅总线109与元胞延伸方向垂直的方向排列，且两条栅总线分布在元胞延伸方向的相对两侧。然而也可以做出不同的排列方式，例如，第一和第二栅总线可以设置在元胞延伸方向的同一侧。
66.根据进一步的实施例，版图布局也可以采用分开布局的方法，以图3d2为例，前三个元胞由第一栅总线控制，后两个元胞由第二栅总线控制。
67.图4a是微控制器的功能框图，微控制器需要具备电压判断和电平跟随的功能。图4b是微控制器的一个实施例，微控制器电路通过在不同的输入电平下，利用电阻分压来实现pmos晶体管和nmos晶体管的开启和关断，从而实现对功率mosfet器件漏源电压的判断，
同时相应输出高低电平。输入端103连接到pmos晶体管406的源端，pmos晶体管406的漏端与nmos晶体管407的漏端相连，同时也连接电路的输出端104。nmos晶体管407的源端连接控制负端106。第二、第三、第四电阻403、404、405组成分压网络，其中第二电阻403和第四电阻405上的电压分别作为pmos晶体管406和nmos晶体管407的栅源电压，而第三电阻404耦合在pmos晶体管406和nmos晶体管407的栅极之间。控制正端105通过n型jfet管401和第一电阻402连接到nmos晶体管407的栅极。
68.电路原理如下：当控制正端105和控制负端106两端口之间的电压高于预设电压时，n型jfet管401导通，第四电阻405上的压降高于nmos晶体管407的阈值电压，nmos晶体管407导通，则输出端104的电平跟随控制负端106为低电平。当漏极和源极之间的电压减小到低于预设电压时，n型jfet管401无法导通，继而nmos晶体管407不会导通，如果此时输入信号103为高电平，那么第二电阻403的分压足以使pmos晶体管406导通，此时输出端104电平跟随输入端103电平为高电平。