SiC基欧姆接触结构及其制造方法与流程

本发明涉及半导体器件制造技术领域，特别涉及一种sic基欧姆接触结构及其制造方法。

背景技术：

sic（碳化硅）材料因其具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度、高击穿电场强度、高热导率和抗辐射能力强等等特点，被广泛应用于高温、高频、大功率、抗辐射等应用场合。其中，欧姆接触是sic器件的制备过程中的一项关键工艺，金属和半导体之间形成良好的sic基欧姆接触，可以显著提升sic器件的性能。

现有的制造欧姆接触的技术通常是，在暴露出的sic材料区域（例如源漏区）上沉积ni或ni+ti金属薄膜，并采用炉管工艺进行快速热退火处理，从而在该区域上形成sic基欧姆接触。

然而，现有技术法制造的sic基欧姆接触，已经无法满足sic器件对更低接触电阻、更高性能的需求。

技术实现要素：

本发明的目的在于提供一种sic基欧姆接触结构及其制造方法，能够降低金属与sic基材之间的接触电阻，提高器件性能。

为解决上述技术问题，本发明提供一种sic基欧姆接触结构的制造方法

提供具有sic基材区的衬底，并对所述sic基材区进行离子掺杂，以在所述sic基材区中形成离子掺杂区；

在所述衬底上形成具有第一开口的保护层，所述第一开口暴露出所述离子掺杂区的至少部分顶面；

进行第一退火处理，以在激活所述离子掺杂区中掺杂的离子的同时，使所述离子掺杂区被暴露的顶面因sic的升华而变为粗糙顶面；

形成金属层，所述金属层至少覆盖在所述粗糙顶面上；

进行第二退火处理，以使得所述金属层与所述粗糙顶面处的所述离子掺杂区合金化，形成sic基欧姆接触层。

基于同一发明构思，本发明还提供一种sic基欧姆接触结构，其包括：

sic基材区；

离子掺杂区，形成在所述sic基材区中，且所述离子掺杂区的至少部分顶面因sic的升华而变为粗糙顶面；

金属层，所述金属层至少覆盖在所述粗糙顶面上，且与所述粗糙顶面处的所述离子掺杂区合金化而形成sic基欧姆接触层。

与现有技术相比，本发明的技术方案至少具有以下有益效果之一：

在对所述sic基材区进行离子掺杂以形成离子掺杂区之后且在进行退火处理以激活所述离子掺杂区中的掺杂离子之前，先在所述衬底上形成具有第一开口的保护层，所述第一开口暴露出所述离子掺杂区的至少部分顶面，由此，在该保护层的掩蔽作用下，在退火处理过程中激活所述离子掺杂区中的掺杂离子，并使得所述第一开口暴露出的离子掺杂区的顶面因发生sic升华而变为粗糙顶面，从而在沉积金属层并再次退火后而形成sic基欧姆接触时，可以利用粗糙顶面而提高金属与离子掺杂区之间的结合性能，进而使得sic基欧姆接触具有更低的接触电阻，从而提高器件性能。

附图说明

图1是本发明一实施例的sic基欧姆接触结构的制造方法流程图。

图2至图8是本发明一实施例的sic基欧姆接触结构的制造方法中的器件结构剖面示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。

以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图1，本发明一实施例提供一种sic基欧姆接触结构的制造方法，其包括以下步骤：

s1，提供具有sic基材区的衬底，并对所述sic基材区进行离子掺杂，以在所述sic基材区中形成离子掺杂区；

s2，在所述衬底上形成具有第一开口的保护层，所述第一开口暴露出所述离子掺杂区的至少部分顶面；

s3，进行第一退火处理，以在激活所述离子掺杂区中掺杂的离子的同时，使所述离子掺杂区被暴露的顶面因sic的升华而变为粗糙顶面；

s4，形成金属层，所述金属层至少覆盖在所述粗糙顶面上；

s5，进行第二退火处理，以使得所述金属层与所述粗糙顶面处的所述离子掺杂区合金化，形成sic基欧姆接触层。

请参考图2至图4，步骤s1中，提供具有sic基材区100b的衬底100，并对所述sic基材区100b进行离子掺杂，以在所述sic基材区100b中形成离子掺杂区，其具体过程包括：

步骤s1.1，提供基底100a，基底100a可以是本领域技术人员所熟知的任意合适的半导体材料，优选为均匀掺杂磷等n型离子或硼等p型离子的sic（碳化硅）层。可选地，基底100a的厚度在300μm～400μm，基底100a的掺杂浓度为10¹⁸~10¹⁹cm^-3。

步骤s1.2，通过化学气相沉积等工艺，在基底100a上形成sic外延层100b，sic外延层100b为衬底100的sic基材区，由此获得具有sic基材区的衬底100。其中，sic外延层100b为均匀掺杂磷等n型离子或硼等p型离子的sic层，其掺杂离子的导电类型与基底100b导相同，但是掺杂浓度低于基底100a的掺杂浓度，例如，基底100a为n+sic层时，sic外延层100b可以是n-sic层。可选地，sic外延层100b的厚度为5μm～50μm，sic外延层100b的掺杂浓度为8×10¹⁵~5×10¹⁸cm^-3。可选地，在基底100a上形成sic外延层100b之前，先在基底100a上形成有sic缓冲层（未图示），sic缓冲层的厚度小于基底100a且大于sic外延层100b，sic缓冲层为均匀掺杂磷等n型离子或硼等p型离子的sic层，其掺杂浓度小于基底100a且大于sic外延层100b，sic缓冲层能够改善在基底100a上形成的sic外延层100b的性能。

步骤s1.3，通过热氧化和/或化学气相沉积等工艺，在sic外延层100b上覆盖第一掩膜层200，第一掩膜层200的材质可以是氧化硅、氮化硅或者氮氧化硅中的一种或几种，其厚度在1μm～2μm。进一步在第一掩膜层200上涂覆光刻胶层（未图示），并通过光刻和刻蚀工艺，在第一掩膜层200中形成第二开口200a，该第二开口200能够暴露出sic外延层100b的部分顶面，去除第一掩膜层200上的光刻胶。

步骤s1.4，以第一掩膜层200为掩膜，对第二开口200a暴露出的sic外延层100b进行第一离子注入，以在sic外延层100b（即sic基材区）中形成阱区300。可选地，当sic外延层100b的导电类型为n型时，第一离子注入所采用的离子可以包括铝、硼、铟中的至少的一种。

步骤s1.5，去除第一掩膜层200，并通过热氧化和/或化学气相沉积等工艺，在sic外延层100b上覆盖第二掩膜层201，第二掩膜层201的材质可以是氧化硅、氮化硅或者氮氧化硅中的一种或几种，其厚度在1μm～2μm。进一步在第二掩膜层201上涂覆光刻胶层（未图示），并通过光刻和刻蚀工艺，在第二掩膜层201中形成第三开口201a，该第三开口201a能够暴露出阱区300的部分顶面，去除第二掩膜层201上的光刻胶。

步骤s1.6，以第二掩膜层201为掩膜，对第三开口201a暴露出的阱区300进行第二离子注入，以在阱区300中形成反型掺杂区301。可选地，当阱区300的导电类型为p型时，第二离子注入所采用的离子可以包括氮、磷、砷中的至少的一种，由此使得反型掺杂区301的导电类型为n型，与阱区300的导电类型相反。可选地，反型掺杂区301的掺杂浓度大于阱区300的掺杂浓度。

步骤s1.7，去除第二掩膜层201，并通过热氧化和/或化学气相沉积等工艺，在sic外延层100b上覆盖第三掩膜层202，第三掩膜层202的材质可以是氧化硅、氮化硅或者氮氧化硅中的一种或几种，其厚度在1μm～2μm。进一步在第三掩膜层202上涂覆光刻胶层（未图示），并通过光刻和刻蚀工艺，在第三掩膜层202中形成第四开口202a，该第四开口202a能够暴露出反型掺杂区301的部分顶面，去除第二掩膜层201上的光刻胶。

步骤s1.8，以第三掩膜层202为掩膜，对第四开口202a暴露出的反型掺杂区301进行第三离子注入，以在反型掺杂区301中形成同型掺杂区302。可选地，当阱区300的导电类型为p型时，第三离子注入所采用的离子可以包括铝、硼、铟中的至少的一种，由此使得同型掺杂区302的导电类型为p型，与阱区300的导电类型相同。其中，第三离子注入的深度至少大于第二离子注入的深度。且同型掺杂区302的掺杂浓度大于阱区300的掺杂浓度。

步骤s1.9，去除第三掩膜层202，由此完成步骤s1，阱区300、反型掺杂区301以及同型掺杂区302共同组成了离子掺杂区。

需要说明的是，第二开口200a、第三开口201a、第四开口202a可以是中心对准的开口，也可以是中心具有一定错位的开口，其具体位置根据器件设计要求来设置。且第二开口200a、第三开口201a、第四开口202a的形状也根据器件设计要求来设置，本发明的技术方案对此不进行任何限定。

请参考图5，在步骤s2中，先对衬底100进行清洗，清洗结束后通过气相沉积或者溅射沉积等合适的工艺形成碳膜，作为覆盖sic外延层100b等的保护层400，其厚度例如为20nm～60nm，该碳膜可以是无定形碳、石墨烯或者纳米碳等材料；然后，在保护层400涂覆光刻胶，并进行光刻和刻蚀，以在保护层400中形成第一开口400a，第一开口400a能够暴露离子掺杂区的部分顶面，例如暴露出待形成欧姆接触的区域中的反型掺杂区301和同型掺杂区302的顶面；之后去除光刻胶，由此，形成具有第一开口400a的保护层400，且此时第一开口400a底面暴露出的离子掺杂区（即图中的反型掺杂301以及同型掺杂区302）的顶面303a为非常平坦的表面。

需要说明的是，当本发明采用具有第一开口400a的碳膜作为具有第一开口400a的保护层400时，其形成工艺不仅仅限定于上述的方法，在本发明的其他实施例中，还可以采用以下方法：先涂覆光刻胶，并对涂覆的光刻胶进行光刻，形成能够暴露离子掺杂区的部分顶面的第一开口400a，之后对剩余的光刻胶进行碳化处理，由此来形成具有第一开口的碳膜。

另外，本发明的技术方案中保护层400的材质并不仅仅限定于碳膜，还可以是本领域技术人员所熟知的其他任意能够承受第一退火处理温度的合适材料，例如氮化铝（aln）等。

请参考图6，在步骤s3中，在保护层400的掩蔽下，对衬底100进行第一退火处理，该第一退火处理的温度、退火时间等工艺条件需要满足：（1）能够激活阱区300、反型掺杂301以及同型掺杂区302中的掺杂离子；（2）能够使得第一开口400a底面表层的sic升华（主要是sic中的si升华），并以si、si2c、sic2等形式重新沉积在第一开口400a的底面上，形成沟壑状的粗糙顶面303b，即第一开口400a底面暴露出的离子掺杂区（即图中的反型掺杂301以及同型掺杂区302）的顶面303a在该退火处理过程中转变为粗糙顶面303b。

可选地，第一退火处理的温度不低于1600摄氏度（℃）。例如第一退火处理的温度为1600℃~1900℃，退火时间为3分钟~120分钟。

显然，在第一退火处理的过程中，离子掺杂区未覆盖保护层400的表面经过高温退火后，会形成沟壑，粗糙度增大，进而有利于后续的欧姆接触工艺，能够增加后续形成的金属电极与离子掺杂区的接触面积以及结合性能，进而减少接触电阻，提升器件的电学性能。且粗糙顶面303b的粗糙度越大，越有利于减少金属电极与离子掺杂区之间的接触电阻。另外，覆盖有保护层400的衬底100和离子掺杂区，在第一退火处理的过程中，因保护层400的阻挡作用而不会发生sic升华，进而能够保持所需的性能。

需要说明的是，当本发明的方法用于制作sicmos晶体管时，在步骤s1中形成的离子掺杂区中的反型掺杂区301为sicmos晶体管的源区或漏区，同型掺杂区302用于使得反型掺杂区301和阱区300等电位，有利于阱区300的空穴流迅速流出而减少空穴的积累，从而能提高器件的抗闩锁的能力。且请参考图6和图7，该方法在步骤s3的第一退火处理之后且在执行步骤s4之前，还需要进一步执行以下过程：

首先，通过等离子体刻蚀或者等离子体清洗或者炉管氧化灰化等方式，去除碳膜，即去除保护层400。

然后，通过热氧化工艺或者化学气相沉积工艺或者原子层沉积工艺等合适的工艺，在衬底100上覆盖栅介质层501，并进一步通过多晶硅沉积等工艺在栅介质层501上覆盖栅极材料层。

接着，对栅极材料层和栅介质层501进行光刻和刻蚀，以形成栅极502并暴露出部分或全部的所述粗糙顶面303b。

之后，通过侧墙材料沉积和刻蚀，形成覆盖在栅极502和栅介质层501的侧壁上的侧墙503。

然后，在栅极502、侧墙503和衬底100的表面上覆盖介电材料层504，该介电材料层504可以是单层膜，也可以是多层膜层叠而成的结构，其材料包括氧化硅、氮化硅、氮氧化硅、介电常数k低于2.5的低k介质中的至少一种，对该介电材料层504进行光刻和刻蚀，以形成暴露出部分或全部所述粗糙顶面303b的接触孔504a。

请参考图7，在步骤s4中，通过物理气相沉积（例如蒸镀或者溅镀等）或者化学气相沉积等合适的工艺，沉积较薄的金属层（未图示）至接触孔504a的底面和其他区域的表面上。沉积的金属层可以包括ti、ni、al、、mo、pt、pd、au、ta或w中的任意一种或者多种组合。

请参考图7和图8，在步骤s5中，进行第二退火处理，以使得沉积的金属层与接触孔504a暴露出的粗糙表面303b的sic反应形成sic基欧姆接触层600。可选地，第二退火处理的温度低于步骤s3中的第一退火处理的温度，退火时间也短于步骤s3中的第一退火处理的退火时间。第二退火处理的温度例如为800℃~1100℃，退火时间例如为10s~500s。

可选地，在步骤s4中，在沉积金属层之后，还进一步对金属层进行光刻和刻蚀以去除多余的金属层，而暴露接触孔504a底面上的金属层。

在步骤s5之后，请参考图8，本实施例的sic基欧姆接触结构的制造方法还包括：首先，通过物理气相沉积（例如蒸镀或者溅镀等）或者化学气相沉积等合适的工艺，沉积较厚的金属层（未图示）至接触孔504a的底面和其他区域的表面上。沉积的金属层的厚度至少能够填满接触孔504a；然后，通过cmp（化学机械抛光）工艺或者回刻蚀工艺等合适的工艺，去除多余的金属层，从而在所述sic基欧姆接触层600上形成金属电极601。金属电极601可以是单层膜层，也可以是多层膜层层叠的结构，其材料例如包括ti、al、ni、mo、pt、pd、au、w、tiw、tin、tan等中的至少一种。

由于sic基欧姆接触层600是基于粗糙表面303b形成的，其能够增强金属电极601与离子掺杂区之间的结合性能，尤其是能够增大相对接触面积，从而减少金属电极601与离子掺杂区之间的接触电阻，提高器件的电学性能。

请参考图2至图8，本发明一实施例还提供一种sic基欧姆接触结构，其可以采用本发明的sic基欧姆接触结构的制造方法形成。本实施例的sic基欧姆接触结构包括：sic基材区（即sic外延层100b）、离子掺杂区和金属层。其中，离子掺杂区形成在所述sic基材区中，且所述离子掺杂区的至少部分顶面因sic的升华而变为粗糙顶面303b，所述金属层至少覆盖在所述粗糙顶面303b上，且与所述粗糙顶面303b处的所述离子掺杂区合金化而形成sic基欧姆接触层600。

可选地，所述离子掺杂区包括阱区300、反型掺杂区301以及同型掺杂区302。阱区300形成在所述sic基材区中，反型掺杂区301形成在所述阱区300中且导电类型与所述阱区300反型，同型掺杂区302形成在所述反型掺杂区201中且导电类型与所述阱区300同型。

可选地，所述金属层还包括位于所述sic基欧姆接触层600上的金属电极601。进一步可选地，所述离子掺杂区为sicmos晶体管的源区或漏区，所述sic基欧姆接触层600为与sicmos晶体管的源区或漏区电性接触的欧姆接触层，金属电极601为通过sic基欧姆接触层600与sicmos晶体管的源区或漏区电性连接的导电插塞。

综上所述，本发明的sic基欧姆接触结构及其制造方法，在对所述sic基材区进行离子掺杂以形成离子掺杂区之后且在进行退火处理以激活所述离子掺杂区中的掺杂离子之前，先在所述衬底上形成具有第一开口的保护层，所述第一开口暴露出所述离子掺杂区的至少部分顶面，由此，在该保护层的掩蔽作用下，在退火处理过程中激活所述离子掺杂区中的掺杂离子，并使得所述第一开口暴露出的离子掺杂区的顶面因发生sic升华而变为粗糙顶面，从而在沉积金属层并再次退火后而形成sic基欧姆接触时，可以利用粗糙顶面而提高金属与离子掺杂区之间的结合性能，进而使得sic基欧姆接触具有更低的接触电阻，从而提高器件性能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。