半导体装置及其制造方法与流程

1.本发明涉及一种半导体制造技术，且特别是涉及一种半导体装置及其制造方法。


背景技术：

2.半导体装置例如晶体管已经发展了很长一段时间。晶体管包括平面装置及垂直装置。平面装置例如为薄膜晶体管，其中源极与漏极在栅极之上，且通道长度(lg)被定义为源极与漏极之间的间距。然而，随着装置尺寸的小型化，希望通道长度更小。因此，由于光刻制作工艺分辨率的限制，平面装置的lg无法满足需求。
3.垂直装置例如为3d晶体管，其中垂直通道形成于基板上，源极与漏极设置在垂直通道的两端，垂直装置的lg被定义为栅极的厚度。因此，垂直装置的lg可以被制成更小。然而，垂直装置的制作工艺较平面复杂，且其漏极/源极/主体及其接点形成困难。


技术实现要素：

4.本发明提供一种半导体装置，无需复杂制作工艺即具有精细的通道长度。
5.本发明还提供一种半导体装置的制造方法，以得到具有精细的通道长度的半导体装置。
6.本发明的一实施例的半导体装置包括基板、第一电极层、栅电极层、第二电极层、氧化物半导体层、栅介电层、第一绝缘层以及第二绝缘层。第一电极层设置在基板上，栅电极层设置在第一电极层上，且第二电极层设置在栅电极层上，其中第一电极层与第二电极层是作为半导体装置的漏极与源极。氧化物半导体层贯穿栅电极层并分别与第一电极层及第二电极层直接接触。栅介电层设置在栅电极层与氧化物半导体层之间，第一绝缘层设置在栅电极层与第一电极层之间，且第二绝缘层设置在栅电极层与第二电极层之间。
7.在本发明的一实施例中，上述的半导体装置还包括多个电极接点，其分别连接至第一电极层、栅电极层及第二电极层。
8.在本发明的一实施例中，上述的氧化物半导体层的材料包括铟镓锌氧化物(indium-gallium-zinc oxide，igzo)。
9.在本发明的一实施例中，上述的基板包括绝缘体覆硅(silicon-on-insulator，soi)基板。
10.本发明的另一实施例的半导体装置的制造方法包括形成第一电极层于基板上，然后形成堆叠结构于第一电极层上，其中堆叠结构包括第一绝缘层、栅电极层以及第二绝缘层。开口形成在堆叠结构中。栅介电层形成于堆叠结构的开口的侧壁上，且氧化物半导体层形成于开口中，其中栅介电层夹置于氧化物半导体层与栅电极层之间。第二电极层形成于堆叠结构上，以与氧化物半导体层直接接触。
11.在本发明的其他实施例中，在形成第二电极层的步骤之后，上述方法还包括图案化第二电极层及栅电极层。
12.在本发明的其他实施例中，在形成第二电极层的步骤之后，上述方法还包括分别
形成连接至第一电极层、栅电极层及第二电极层的电极接点。
13.在本发明的其他实施例中，形成栅介电层的步骤包括共形地沉积介电材料层于堆叠结构上及开口中，然后回蚀刻介电材料层直到第一电极层被暴露出。
14.在本发明的其他实施例中，形成堆叠结构的步骤包括沉积第一绝缘层于第一电极层上，沉积栅电极层于第一绝缘层上，以及沉积第二绝缘层于栅电极层上。
15.在本发明的其他实施例中，形成氧化物半导体层于开口中的步骤包括毯覆式沉积氧化物半导体材料以填入开口，然后回蚀刻氧化物半导体材料直到堆叠结构被暴露出。
16.在本发明的其他实施例中，形成所述氧化物半导体层于所述开口中的方法包括选择性沉积制作工艺。
17.在本发明的其他实施例中，氧化物半导体层的材料包括铟镓锌氧化物。
18.在本发明的其他实施例中，基板包括绝缘体覆硅(silicon-on-insulator，soi)基板。
19.基于上述，由于本发明提供一种半导体装置，其具有包含两个源极/漏极的平面堆叠结构、在源极和漏极间的栅电极层以及贯穿栅电极层的氧化物半导体层，进而可通过简单的制作工艺在半导体装置中实现精细的通道长度。
20.为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
21.附图是提供对本发明进一步的理解，其并入且构成本说明书的一部分。附图绘示了本发明示例性的实施例，且配合文字用以解释本发明的原理。
22.图1是本发明的第一实施例的一种半导体装置的俯视示意图；
23.图2是图1沿着剖线ii-ii’的剖视图；
24.图3是本发明的第二实施例的一种半导体装置的俯视示意图；
25.图4是图3沿着剖线iv-iv’的剖视图；
26.图5a至图5i是本发明第三实施例的一种半导体装置的制造流程的剖面示意图。
27.符号说明
28.100、500:基板
29.102、502:第一电极层
30.104、508:栅电极层
31.106、518:第二电极层
32.108、516:氧化物半导体层
33.110、514a:栅介电层
34.112、506:第一绝缘层
35.114、510:第二绝缘层
36.116、118、120、520a、520b、520c:电极接点
37.504:堆叠结构
38.512:开口
39.512a:侧壁
40.514:介电材料层
41.ii-ii’、iv-iv’:剖线
具体实施方式
42.以下实施例中所附的附图是为了能更完整地描述本发明的实施例，然而本发明仍可使用许多不同的形式来实施，不应被解释为限于以下描述的实施例。在不超出本发明的范围的情况下，可以利用其他实施例，并且进行结构上、逻辑上和电路上的改变。为了清楚起见，各个区域或膜层的相对厚度、距离及位置可能缩小或放大。另外，在附图中使用相似或相同的元件符号表示相似或相同的部位或特征的存在。
43.图1是依照本发明的第一实施例的一种半导体装置的俯视示意图。图2是图1沿着剖线ii-ii’的剖视图。
44.请参照图1及图2，第一实施例的半导体装置包括基板100、第一电极层102、栅电极层104、第二电极层106、氧化物半导体层108、栅介电层110、第一绝缘层112以及第二绝缘层114。第一电极层102设置在基板100上，栅电极层104设置在第一电极层102上，且第二电极层106设置在栅电极层104上。在一实施例中，基板100可以为绝缘体覆硅(silicon-on-insulator，soi)基板或其他半导体基板。栅电极层104可以由导电材料制成，例如氧化铟(indium oxide)-氧化锡(tin oxide)、包含氧化钨(tungsten oxide)的氧化铟、包含氧化钨的铟锌氧化物(indium zinc oxide)、包含氧化钛(titanium oxide)的氧化铟、包含氧化钛(titanium oxide)的铟锡氧化物(indium tin oxide)、氧化铟、氧化锌(zinc oxide)或其他合适材料。第一电极层102与第二电极层106是作为半导体装置的漏极与源极。举例来说，第一电极层102为漏极，而第二电极层106为源极；或者，第一电极层102为源极，而第二电极层106为漏极。在一实施例中，第一电极层102与第二电极层106可以是金属膜或金属氮化物膜，其中金属膜的材料是选自铝(al)、铬(cr)、铜(cu)、钽(ta)、钛(ti)、钼(mo)及钨(w)；金属氮化物膜的材料是前述金属的氮化物，例如氮化钛膜、氮化钼膜、氮化钨膜等等。氧化物半导体层108贯穿栅电极层104，且分别与第一电极层102及第二电极层106直接接触。氧化物半导体层108的材料包括例如铟镓锌氧化物(indium-gallium-zinc oxide，igzo)或其他合适的氧化物半导体材料。栅介电层110设置在栅电极层104与氧化物半导体层108之间，第一绝缘层112设置在栅电极层104与第一电极层102之间，且第二绝缘层114设置在栅电极层104与第二电极层106之间。
45.在第一实施例中，半导体装置的剖面轮廓是阶梯型的，因此有助于半导体装置的互连。举例来说，电极接点116连接至第一电极层102，电极接点118连接至栅电极层104，而电极接点120连接至第二电极层106。电极接点116、118、120可以在同一个步骤中一起形成。然而，本发明不以此为限。
46.图3是依照本发明的第二实施例的一种半导体装置的俯视示意图，其中使用第一实施例中使用的符号以表示相同或相似的构件。图4是图3沿着剖线iv-iv’的剖视图。相同构件的描述可自第一实施例获得，将不在此赘述。
47.请参照图3及图4，第二实施例的半导体装置包括基板100、第一电极层102、栅电极层104、第二电极层106、氧化物半导体层108、栅介电层110、第一绝缘层112以及第二绝缘层114。第二实施例与第一实施例的差异在于氧化物半导体层108及第二电极层106的形状为
圆形。在其他实施例中，图3中氧化物半导体层108及第二电极层106的形状可以为矩形等其他形状。
48.图5a至图5i是依照本发明第三实施例的一种半导体装置的制造流程的剖面示意图。
49.请参照图5a，第一电极层502形成在基板500上。基板500可以为绝缘体覆硅(silicon-on-insulator，soi)基板或其他半导体基板。
50.然后，请参照图5b，堆叠结构504形成在第一电极层502上，其中堆叠结构504例如包括第一绝缘层506、栅电极层508以及第二绝缘层510。在本实施例中，形成堆叠结构504的步骤例如包括沉积第一绝缘层506于第一电极层502上，沉积栅电极层508于第一绝缘层506上，以及沉积第二绝缘层510于栅电极层508上。
51.之后，请参照图5c，开口512形成在堆叠结构504中。开口512可以是例如矩形沟槽或圆形孔洞。为了形成栅介电层于开口512的侧壁512a上，可先共形地沉积介电材料层514于堆叠结构504上及开口512中。
52.之后，请参照图5d，回蚀刻图5c的介电材料层514直到第一电极层502被暴露出，以形成栅介电层514a。然而，本发明不以此为限。
53.然后，请参照图5e，氧化物半导体层516形成在开口512中，其中栅介电层514a夹置于氧化物半导体层516及栅电极层508之间。在一实施例中，形成氧化物半导体层516在开口512中的步骤包括毯覆式沉积(blanket deposit)氧化物半导体材料(未绘示)以填入开口512，然后回蚀刻氧化物半导体材料直到堆叠结构504被暴露出。在其他实施例中，形成氧化物半导体层516在开口512中的方法包括选择性沉积制作工艺(selective deposition process)。氧化物半导体层516的材料包括例如铟镓锌氧化物(indium-gallium-zinc oxide，igzo)或其他合适的氧化物半导体材料。
54.之后，请参照图5f，第二电极层518形成在堆叠结构504上，以与氧化物半导体层516直接接触，其中形成第二电极层518的方法例如包括沉积制作工艺。第三实施例的半导体装置已于此步骤中被制造。
55.在图5f所示的步骤之后，还有一些可选的步骤如下。
56.请参照图5g，图案化第二电极层518以暴露出部分的堆叠结构504。
57.然后，请参照图5h，图案化第二绝缘层510及栅电极层508，因此图5h中结构的剖面轮廓为用于互连的阶梯形。在其他实施例中，第一绝缘层506及第一电极层502可进一步被图案化以暴露出部分的基板500(例如：如图4所述的半导体装置)。
58.之后，请参照图5i，形成电极接点520a、520b、520c以分别连接至第一电极层502、栅电极层508与第二电极层518。
59.综上所述，依据本发明的半导体装置，其包括具有两个源极/漏极的平面堆叠结构、在漏极和源极间的栅电极层以及垂直贯穿栅电极层的氧化物半导体层，因此通道长度(lg)可被定义为栅电极层的厚度。换句话说，根据本发明，可通过简单的制作工艺在半导体装置中完成精细的通道长度。
60.虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。