一种提升LDO抗干扰能力的芯片版图结构的制作方法

一种提升ldo抗干扰能力的芯片版图结构
技术领域
1.本发明属于芯片领域，特别涉及一种提升ldo抗干扰能力的芯片版图结构。ldo即低压差线性稳压器。


背景技术：

2.芯片中使用ldo的原因主要是：ldo的成本低，噪音低，静态电流小，这些是它的突出优点。然而，芯片中的ldo如果受到外部电源的干扰，会导致psrr比较低，从而影响芯片的稳定性。
3.本领域亟需一种能够提升ldo抗干扰能力的芯片版图结构。


技术实现要素：

4.有鉴于此，本发明提出一种芯片版图结构，其特征在于：
5.所述芯片版图结构包括至少1个金属层，其中，
6.每个金属层上设计出电感，
7.芯片的vdd通过所述金属层连接到芯片中ldo的电源输入端。
8.优选的，
9.所述金属层通过金属跳线设计出电感。
10.优选的，
11.当电源的电压抖动时，利用金属层上电感的通直隔交，提升芯片中ldo的抗干扰能力。
12.优选的，
13.所述金属层为2个金属层。
14.优选的，
15.所述金属层为3个金属层。
16.优选的，
17.所述2个金属层为串联结构。
18.优选的，
19.所述3个金属层为串联结构。
20.优选的，
21.所述芯片的vdd与ldo的电源输入端，大致处于相同的位置。
22.优选的，
23.当大于1个金属层时，层与层之间为叠层关系。
24.优选的，
25.所述芯片为mcu或其他芯片。
26.本发明具备如下技术效果：
27.通过上述方案，本发明的芯片版图结构利用金属层形成的电感改善ldo的抗电源
干扰的能力。
附图说明
28.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
29.图1是本发明的一个实施例中的芯片版图示意图。
具体实施方式
30.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图1，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
31.因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
32.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
33.在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
34.此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
35.需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
36.在一个实施例中，本发明揭示了一种芯片版图结构，其特征在于：
37.所述芯片版图结构包括至少1个金属层，其中，
38.每个金属层上设计出电感，
39.芯片的vdd通过所述金属层连接到芯片中ldo的电源输入端。
40.能够理解，通过上述方案，本发明的芯片版图结构利用金属层形成的电感改善ldo的抗电源干扰的能力。
41.在一个实施例中，
42.所述金属层通过金属跳线设计出电感。
43.需要说明的是，金属跳线并不怎么增加电阻，但却产生电感，这不仅确保了ldo的工作电压不会明显降低，而且提升了ldo的抗干扰能力。
44.在一个实施例中，
45.当电源的电压抖动时，利用金属层上电感的通直隔交，提升芯片中ldo的抗干扰能
力。
46.在一个实施例中，
47.所述金属层为2个金属层。
48.参见图1，在一个实施例中，
49.所述金属层为3个金属层。
50.能够理解，图1中芯片的vdd与ldo的vdd之间包括了3个通过箭头依次示意的金属层上的电感，为了方便示意，3个金属层上的电感采用了不同的灰度信息。
51.在一个实施例中，
52.所述2个金属层为串联结构。
53.在一个实施例中，
54.所述3个金属层为串联结构。
55.进一步参见图1，在一个实施例中，
56.所述芯片的vdd与ldo的电源输入端，大致处于相同的位置。
57.在一个实施例中，
58.当大于1个金属层时，层与层之间为叠层关系。
59.能够理解，为了减少走线，层与层之间为紧密的叠层关系。典型的，ldo位于最下层的金属层之下。更典型的，芯片的vdd位于最上层的金属层的正上方，更优的，芯片的vdd不在ldo的电源输入端的正上方以避免两个电源过于接近。
60.在一个实施例中，
61.所述芯片为mcu或其他芯片。
62.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。


技术特征：
1.一种芯片版图结构，其特征在于：所述芯片版图结构包括至少1个金属层，其中，每个金属层上设计出电感，芯片的vdd通过所述金属层连接到芯片中ldo的电源输入端。2.如权利要求1所述的芯片版图结构，其中，优选的，所述金属层通过金属跳线设计出电感。3.如权利要求1所述的芯片版图结构，其中，当电源的电压抖动时，利用金属层上电感的通直隔交，提升芯片中ldo的抗干扰能力。4.如权利要求1所述的芯片版图结构，其中，所述金属层为2个金属层。5.如权利要求1所述的芯片版图结构，其中，所述金属层为3个金属层。6.如权利要求3所述的芯片版图结构，其中，所述2个金属层为串联结构。7.如权利要求4所述的芯片版图结构，其中，所述3个金属层为串联结构。8.如权利要求1所述的芯片版图结构，其中，所述芯片的vdd与ldo的电源输入端，大致处于相同的位置。9.如权利要求1所述的芯片版图结构，其中，当大于1个金属层时，层与层之间为叠层关系。10.如权利要求1所述的芯片版图结构，其中，所述芯片为mcu或其他芯片。

技术总结
本发明揭示了一种芯片版图结构，其特征在于：所述芯片版图结构包括至少1个金属层，其中，每个金属层上设计出电感，芯片的VDD通过所述金属层连接到芯片中LDO的电源输入端。本发明的芯片版图结构利用金属层形成的电感改善LDO的抗电源干扰的能力。LDO的抗电源干扰的能力。LDO的抗电源干扰的能力。


技术研发人员：袁少华 王铭义 马洋
受保护的技术使用者：上海芯圣电子股份有限公司
技术研发日：2021.09.06
技术公布日：2022/5/16