半导体装置的制作方法

1.本发明涉及半导体装置。


背景技术：

2.对移动终端等的发送电路的功率放大器使用包括异质结双极晶体管(hbt)等的半导体装置。晶体管由于放大动作而进行自发热，从而温度的上升并且特性劣化。为了抑制晶体管的特性的劣化，优选从作为发热源的晶体管向半导体装置的外部高效地进行散热。
3.在按使半导体基板的元件形成面与模块基板对置的姿势将半导体装置倒置安装于模块基板的构成中，在晶体管产生的热经由凸块传导至模块基板(例如，参照专利文献1。)。
4.专利文献1：日本特开2016－103540号公报
5.随着功率放大器的动作频率的上升以及输出的增大，来自晶体管的发热量增大。为了抑制晶体管的温度上升，期望使热更高效地从晶体管传导至凸块。


技术实现要素：

6.本发明的目的在于提供能够使从晶体管到凸块的导热路径的热阻降低的半导体装置。
7.根据本发明的一观点，提供一种半导体装置，具备：
8.基板；以及
9.至少一个晶体管，包括层叠于上述基板之上的集电极层、基极层以及发射极层，
10.上述晶体管的集电极层的至少一部分和基极层构成台面形状的集电极台面，上述集电极台面具有相对于上述基板倾斜的侧面，以使得在上述基板的面内的第一方向上，上述集电极台面的上表面的尺寸比上述集电极台面的下表面的尺寸小，
11.上述半导体装置还具备：
12.第一绝缘膜，配置于上述基板之上，覆盖上述晶体管，在从上述基板观察时为第一层的层间绝缘膜；
13.第一层的发射极布线，配置在上述第一绝缘膜之上，穿过设置于上述第一绝缘膜的开口与上述晶体管的发射极层电连接，在俯视时，上述第一层的发射极布线从与上述集电极台面的上表面重叠的区域扩展至与倾斜的侧面的至少一部分重叠的区域；
14.第二绝缘膜，配置在上述第一层的发射极布线之上，在上述第二绝缘膜设置有在俯视时包含于上述第一层的发射极布线的开口；以及
15.凸块，配置在上述第二绝缘膜之上，穿过设置于上述第二绝缘膜的开口与上述第一层的发射极布线电连接。
16.第一层的发射极布线构成从晶体管朝向凸块的导热路径的一部分。第一层的发射极布线在俯视时从与集电极台面的上表面重叠的区域扩展至与倾斜的侧面的至少一部分重叠的区域，所以能够降低从晶体管到凸块的导热路径的热阻。
附图说明
17.图1是表示第一实施例的半导体装置的各构成要素的俯视时的位置关系的图。
18.图2是表示一个晶体管以及与晶体管连接的电极以及布线的俯视时的位置关系的图。
19.图3是图2的单点划线3－3处的剖视图。
20.图4是用于通过模拟求出热阻的解析模型的一部分的剖视图。
21.图5是表示在两种解析模型中分别使发射极凸块的x方向的尺寸变化而求出的热阻的曲线图。
22.图6是第二实施例的半导体装置的一部分的剖视图。
23.图7是表示使用于连接第一层的发射极布线与第二层的发射极布线的开口的y方向的尺寸变化时的、热阻和集电极寄生电阻的计算结果的曲线图。
24.图8是第二实施例的变形例的半导体装置的一部分的剖视图。
25.图9是第三实施例的半导体装置的一部分的剖视图。
26.图10是第三实施例的变形例的半导体装置的一部分的剖视图。
27.图11是表示第四实施例的半导体装置的各构成要素的俯视时的位置关系的图。
28.图12是表示第四实施例的半导体装置的相互相邻的两个晶体管及其附近的构成要素的俯视时的位置关系的图。
29.图13是图12的单点划线13－13处的剖视图。
30.图14是第四实施例的变形例的半导体装置的一部分的剖视图。
31.图15是第五实施例的半导体装置的框图。
32.图16是表示第五实施例的半导体装置的基板内的各构成要素的配置的图。
33.图17是将第五实施例的半导体装置安装于模块基板的状态下的示意剖视图。
34.附图标记说明：20
…
晶体管，21b
…
基极层，21c
…
集电极层，21cm
…
集电极台面，21e
…
发射极层，21em
…
发射极台面，25b
…
基极电极，25ba
…
基极电极的主部，25bb
…
基极电极的接触部，25c
…
集电极电极，25e
…
发射极电极，25em
…
发射极台面，31b
…
第一层的基极布线，31bb
…
基极偏置输入布线，31bw
…
基极布线的扩宽部，31c
…
第一层的集电极布线，31cc
…
集电极共用布线，31e
…
第一层的发射极布线，31r
…
电阻元件，32c
…
第二层的集电极布线，32e
…
第二层的发射极布线，32s
…
高频信号输入布线，33c
…
第三层的集电极布线，33e
…
第三层的发射极布线，34c
…
集电极凸块，34e
…
发射极凸块，35
…
电容元件，41
…
凸块，50
…
基板，51
…
子集电极层，61
…
第一绝缘膜，62
…
第二绝缘膜，62a
…
开口，70
…
半导体装置，71
…
初级放大电路，72
…
输出级放大电路，73
…
输入匹配电路，74
…
级间匹配电路，75
…
高次谐波控制电路，76
…
初级偏置电路，77
…
输出级偏置电路，80
…
模块基板，81
…
焊盘，82
…
表面安装部件，83
…
焊料，85
…
接地平面，86
…
导通孔。
具体实施方式
35.[第一实施例]
[0036]
参照图1～图5的附图，对第一实施例的半导体装置进行说明。
[0037]
图1是表示第一实施例的半导体装置的各构成要素的俯视时的位置关系的图。在由半导体构成的基板的一个表面(有称为元件形成面的情况。)，沿一个方向排列配置有多
个晶体管20。作为由半导体构成的基板，使用(100)面的gaas基板。定义将[011]方向设为y轴的正方向、将[01-1]方向设为x轴的正方向、将[100]方向设为z轴的正方向的xyz正交坐标系。多个晶体管20排列的方向与y方向平行。
[0038]
在基板50的表层部的一部分配置有由n型gaas构成的子集电极层51。在俯视时子集电极层51以外的区域为通过注入杂质而绝缘化后的元件分离区域。子集电极层51具有在y方向上较长的形状，多个晶体管20在俯视时包含于共用的子集电极层51。
[0039]
在多个晶体管20分别连接有集电极电极25c、基极电极25b以及发射极电极25e。在图1中，对集电极电极25c、基极电极25b以及发射极电极25e附加向右上倾斜的影线。集电极电极25c在y方向上配置在相邻的两个晶体管20之间。此外，在位于两端的晶体管20的外侧也分别配置有集电极电极25c。在后面参照图2以及图3对多个晶体管20中的各个的构成进行详细说明。
[0040]
在覆盖集电极电极25c、基极电极25b以及发射极电极25e的层间绝缘膜(在图1中未示出。)之上配置有第一层的多个集电极布线31c、多个基极布线31b以及多个发射极布线31e。在图1中，对这些第一层的布线附加比附加给集电极电极25c等的影线淡的向右下倾斜的影线。
[0041]
多个发射极布线31e在俯视时与对应的晶体管20所连接的发射极电极25e重叠。发射极布线31e与其下方的发射极电极25e连接。将第二层的发射极布线32e、第三层的发射极布线33e以及发射极凸块34e配置为在俯视时包含多个晶体管20。发射极凸块34e经由发射极布线33e、32e、31e与发射极电极25e电连接。
[0042]
多个集电极布线31c分别从与多个集电极电极25c重叠的区域向x轴的正方向引出。多个集电极布线31c分别与集电极电极25c连接。相对于多个晶体管20在x轴的正侧配置有第一层的集电极共用布线31cc。集电极共用布线31cc与集电极布线31c配置于同一层内，并与多个集电极布线31c连接。
[0043]
将第二层的集电极布线32c配置为与集电极共用布线31cc部分地重叠。第二层的集电极布线32c在与集电极共用布线31cc重叠的区域与集电极共用布线31cc连接。将第三层的两根集电极布线33c配置为包含于第二层的集电极布线32c。将集电极凸块34c配置为与第三层的集电极布线33c的各个重叠。集电极凸块34c经由集电极布线33c、32c、集电极共用布线31cc以及集电极布线31c与集电极电极25c电连接。
[0044]
第一层的多个基极布线31b分别从与多个基极电极25b重叠的区域向y轴的正方向引出，之后向x轴的负方向延伸。多个基极布线31b分别经由电阻元件31r与共用的基极偏置输入布线31bb连接。基极偏置输入布线31bb与第一层的基极布线31b配置于同一层内。从基极偏置输入布线31bb经由电阻元件31r、基极布线31b以及基极电极25b而对晶体管20供给基极偏置。
[0045]
多个基极布线31b分别在与基极电极25b的连接位置和与电阻元件31r的连接位置之间包括扩大了宽度的扩宽部31bw。将共用的高频信号输入布线32s配置为与多个扩宽部31bw重叠。高频信号输入布线32s与第二层的发射极布线32e等配置在同一层内。在扩宽部31bw与高频信号输入布线32s的重叠区域形成电容元件35。从高频信号输入布线32s经由电容元件35、基极布线31b以及基极电极25b而对晶体管20输入高频信号。
[0046]
接下来，参照图2以及图3，对晶体管20的构成以及与晶体管20连接的电极以及布
线的构成进行说明。
[0047]
图2是表示一个晶体管20以及与晶体管20连接的电极以及布线的俯视时的位置关系的图。图3是图2的单点划线3－3处的剖视图。在图2中，也与图1相同地，对集电极电极25c、基极电极25b以及发射极电极25e附加向右上倾斜的影线，对第一层的布线附加比附加给集电极电极25c等的影线淡的向右下倾斜的影线。在由半绝缘性的gaas构成的基板50的一部分的区域之上配置有由n型gaas构成的子集电极层51。子集电极层51以外的区域为绝缘性的元件分离区域。将基板50的与厚度方向正交的两个表面中的配置有子集电极层51的表面称为上表面。
[0048]
在子集电极层51之上配置有具有台面形状的集电极台面21cm。集电极台面21cm具有：与基板50的上表面朝向相同的方向的面亦即上表面、与子集电极层51之间的界面亦即下表面、以及连接上表面与下表面的侧面。集电极台面21cm包括从基板50侧依次层叠的集电极层21c、基极层21b以及发射极层21e。作为一个例子，集电极层21c由n型gaas形成，基极层21b由p型gaas形成，发射极层21e由n型ingap形成。
[0049]
集电极台面21cm的俯视时的形状是具有与x方向平行的长边以及与y方向平行的短边的长方形。集电极台面21cm的与x方向平行的侧面相对于基板50的上表面倾斜，其倾斜角小于90
°
。因此，集电极台面21cm的上表面的y方向的尺寸比下表面的y方向的尺寸小。将具有这样的侧面的结构称为正向台面结构。在图2中，以虚线tp示出集电极台面21cm的上表面的边缘。例如能够通过根据结晶面的方位而蚀刻速度不同的湿式蚀刻来形成侧面倾斜的台面结构。若使用这样的湿式蚀刻，则集电极台面21cm的与y轴平行的侧面成为倾斜角超过90
°
的倾斜面。将具有这样的侧面的结构称为反向台面结构。
[0050]
在集电极台面21cm的上表面之上沿y方向排列配置有两个发射极台面21em。发射极台面21em例如包括n型gaas层和其上的n型ingaas层。
[0051]
在两个发射极台面21em各自之上配置有发射极电极25e。发射极电极25e具有在俯视时在x方向上较长的形状，与发射极台面21em的形状大致相等。例如通过将发射极电极25e利用为蚀刻掩模的自匹配工艺形成这样的结构。发射极电极25e经由发射极台面21em与发射极层21e电连接。
[0052]
基极电极25b包括在x方向上较长的主部25ba和与主部25ba的x轴的负侧的端部连接的接触部25bb。基极电极25b的主部25ba配置在两个发射极电极25e之间。基极电极25b经由在厚度方向上贯通发射极层21e的合金化区域而与基极层21b电连接。
[0053]
在y方向上夹着集电极台面21cm的两个位置分别配置有集电极电极25c。集电极电极25c经由子集电极层51与集电极层21c电连接。
[0054]
在基板50之上将第一层的层间绝缘膜(以下，称为第一绝缘膜61。)配置为覆盖发射极电极25e、基极电极25b、集电极电极25c、子集电极层51。第一绝缘膜61例如由sin等无机绝缘材料形成。在第一绝缘膜61之上配置有第一层的发射极布线31e、集电极布线31c以及基极布线31b。
[0055]
在俯视时，第一层的发射极布线31e从与一个发射极电极25e重叠的区域通过基极电极25b的主部25ba的上方并到达至与另一个发射极电极25e重叠的区域。另外，在俯视时，发射极布线31e在y方向上从集电极台面21cm的上表面扩展到集电极层21c的倾斜的侧面的一部分。发射极布线31e在与发射极电极25e重叠的区域，穿过设置于第一绝缘膜61的开口
与发射极电极25e连接。
[0056]
第一层的集电极布线31c在俯视时从与集电极电极25c重叠的区域向x轴的正方向延伸。集电极布线31c在与集电极电极25c重叠的区域，穿过设置于第一绝缘膜61的开口与集电极电极25c连接。
[0057]
第一层的基极布线31b从与基极电极25b的接触部25bb重叠的区域起，横穿集电极台面21cm的与x轴平行的边缘，并向y轴的正方向延伸至集电极台面21cm的外侧。并且，基极布线31b在集电极台面21cm的外侧折弯为直角并向x轴的负方向延伸。基极布线31b在与接触部25bb重叠的区域，穿过设置于第一绝缘膜61的开口与接触部25bb连接。
[0058]
在第一层的发射极布线31e、集电极布线31c以及基极布线31b之上配置有第二层的层间绝缘膜(以下，称为第二绝缘膜62。)。在第二绝缘膜62设置有在俯视时包含于第一层的发射极布线31e的开口62a。在图2中以虚线表示开口62a。
[0059]
在第二绝缘膜62之上配置有第二层的发射极布线32e。第二层的发射极布线32e穿过设置于第二绝缘膜62的开口62a与第一层的发射极布线31e连接。在第二层的发射极布线32e之上配置有第三层的发射极布线33e，在其上配置有发射极凸块34e。
[0060]
虽然在图3所示的剖面中未显现，但在第二层的发射极布线32e与第三层的发射极布线33e之间配置有层间绝缘膜。穿过设置于该层间绝缘膜的开口，第三层的发射极布线33e与第二层的发射极布线32e连接。在第三层的发射极布线33e与发射极凸块34e之间配置有保护膜。穿过设置于该保护膜的开口，发射极凸块34e与第三层的发射极布线33e连接。
[0061]
接下来，对第一实施例的优异的效果进行说明。在晶体管20的动作时，集电极电流主要在集电极层21c中的发射极台面21em的正下方的区域流过。因此，该区域成为发热源。在经由发射极凸块34e将第一实施例的半导体装置倒置安装于模块基板的状态下，形成从晶体管20的发热源通过发射极电极25e、发射极布线31e、32e、33e以及发射极凸块34e到达模块基板的导热路径。
[0062]
为了抑制晶体管20的过度的温度上升，期望能够使该导热路径的热阻降低。以往，第一层的发射极布线31e配置于与发射极电极25e大致重叠的区域，不向集电极台面21cm的上表面的外侧扩展。即，第一层的发射极布线31e的y方向的尺寸比集电极台面21cm的上表面的y方向的尺寸小。因此，集电极台面21cm的上表面的y方向的尺寸成为从晶体管20到模块基板的导热路径的热阻降低的瓶颈。
[0063]
在第一实施例中，第一层的发射极布线31e在俯视时从集电极台面21cm的上表面朝向y方向的两侧扩展至上表面的外侧。第一层的发射极布线31e的y方向的尺寸不被集电极台面21cm的上表面的y方向的尺寸限制。因此，集电极台面21cm的上表面的y方向的尺寸不成为从晶体管20到模块基板的导热路径的热阻降低的瓶颈。由此，能够使导热路径的热阻降低。由于导热路径的热阻降低，从而能够抑制晶体管20的温度上升所引起的特性的劣化。
[0064]
为了使导热路径的热阻降低，优选在俯视时包含于第一层的发射极布线31e的条件之下尽量增大设置于第二绝缘膜62的开口62a。例如，优选在俯视时，使开口62a从与集电极台面21cm的上表面重叠的区域扩展至与倾斜的侧面的至少一部分重叠的区域。
[0065]
另外，在第一实施例中，集电极台面21cm的沿x方向延伸的侧面倾斜，所以即使使第一层的发射极布线31e在y方向上扩展至与侧面的一部分重叠的区域，也能够抑制集电极
台面21cm的上表面的边缘处的断线，能够再现性良好地形成连续的发射极布线31e。
[0066]
为了得到使导热路径的热阻降低的足够的效果，优选设置于第二层的发射极布线32e与第三层的发射极布线33e之间的层间绝缘膜的开口、以及设置于第三层的发射极布线33e与发射极凸块34e之间的保护膜的开口在俯视时包含第一层的发射极布线31e。
[0067]
另外，在第一实施例中，第一绝缘膜61由sin等无机绝缘材料形成。无机绝缘材料的热传导率比有机绝缘材料的热传导率足够高。因此，从晶体管20的发热源起，不仅是发射极电极25e与第一层的发射极布线31e直接接触的区域，而且第一层的发射极布线31e的正下方的第一绝缘膜61也作为导热路径的一部分发挥作用。
[0068]
接下来，参照图4以及图5，对使设置于第二绝缘膜62的开口62a(图3)的y方向的尺寸不同并通过模拟求出导热路径的热阻后的结果进行说明。
[0069]
图4是用于通过模拟求出热阻的解析模型的一部分的剖视图。在基板50之上配置有集电极台面21cm、发射极台面21em，在发射极台面21em之上配置有第一层的发射极布线31e。第二层的发射极布线32e穿过开口62a内与第一层的发射极布线31e连接。在第二层的发射极布线32e之上配置图3所示的第三层的发射极布线33e以及发射极凸块34e，发射极凸块34e与模块基板连接。并且，模块基板安装于母基板。
[0070]
基板50、集电极台面21cm以及发射极台面21em由gaas形成，对第一层的发射极布线31e以及第二层的发射极布线32e使用au。对第三层的发射极布线33e以及发射极凸块34e使用cu。第一层的发射极布线31e的虚线之下的部分相当于设置于第一绝缘膜61的开口的内部，虚线之上的部分相当于第一绝缘膜61之上的部分。
[0071]
对第一层的发射极布线31e的虚线之上的部分的绝缘膜使用聚酰亚胺，对虚线之下的绝缘膜使用sin。在开口62a的y方向的尺寸不同的两种解析模型中，进行来自晶体管20的发热源的热阻的稳态解析。此外，第二层的发射极布线32e之上的金属部分的y方向的尺寸比开口62a的y方向的尺寸足够大。因此，开口62a的y方向的尺寸成为使热阻降低的瓶颈。
[0072]
图5是表示在两种解析模型中分别使发射极凸块34e(图1)的x方向的尺寸变化而求出的热阻的曲线图。横轴以单位“μm”表示发射极凸块34e的x方向的尺寸，纵轴以单位“℃/w”表示热阻。图中的圆形符号以及三角符号分别表示开口62a的y方向的尺寸为5.1μm以及9.7μm的解析模型的热阻。
[0073]
可知：若在发射极凸块34e的x方向的尺寸相同的情况下，使开口62a的y方向的尺寸从5.1μm增大至9.7μm，则热阻大约降低2.4℃/w。相反地，可知：为了实现相同的热阻，能够减小发射极凸块34e的x方向的尺寸。
[0074]
通过图4以及图5所示的模拟，确认了通过增大第一层的发射极布线31e以及开口62a(图2、图3)的y方向的尺寸，从晶体管20到模块基板的导热路径的热阻降低。另外，若增大第一层的发射极布线31e以及开口62a(图2、图3)的y方向的尺寸，则能够在热阻恒定的条件下，减小发射极凸块34e(图1)的x方向的尺寸。其结果是，能够减小半导体装置的芯片尺寸。
[0075]
接下来，对第一实施例的变形例进行说明。
[0076]
在第一实施例中，集电极台面21cm(图3)具有从集电极层21c与子集电极层51之间的界面到发射极层21e的上表面为止的高度。作为其它的构成，也可以使集电极台面21cm构成为至少包括集电极层21c的一部分和基极层21b。例如，也可以构成为：由掺杂浓度相对较
高的高浓度集电极层和其上的掺杂浓度相对较低的低浓度集电极层构成集电极层21c，集电极台面21cm包括低浓度集电极层，但不包括高浓度集电极层。该情况下，低浓度集电极层的底面相当于集电极台面的底面。
[0077]
另外，也可以构成为集电极台面21cm包括集电极层21c和基极层21b，不包括发射极层。该情况下，基极层21b的上表面相当于集电极台面21cm的上表面。只要将包括集电极层21c的至少上侧的一部分的一个台面状部分定义为集电极台面21cm即可。
[0078]
在第一实施例的半导体装置(图1)中，在一个子集电极层51内配置多个晶体管20，但也可以将子集电极层51分离，对每个晶体管20配置子集电极层51。在第一实施例中，一个集电极电极25c由配置于其两侧的两个晶体管20所共用，但在分离子集电极层51的构成中，集电极电极25c不被两个晶体管20共用，配置在相邻的两个晶体管20之间的集电极电极25c也分离为两个。
[0079]
[第二实施例]
[0080]
接下来，参照图6以及图7对第二实施例的半导体装置进行说明。以下，对与第一实施例的半导体装置(图1、图2、图3)相同的构成省略说明。
[0081]
图6是第二实施例的半导体装置的一部分的剖视图。在第一实施例中，第一层的发射极布线31e(图2、图3)越过集电极台面21cm的上表面的边缘沿y方向扩展，但不到达集电极层21c的下表面的边缘。与此相对，在第二实施例中，第一层的发射极布线31e越过集电极层21c的下表面的边缘、即集电极台面21cm的倾斜的侧面的下端而沿y方向扩展。与第一层的发射极布线31e的扩展对应地，设置于第二绝缘膜62的开口62a也越过集电极层21c的下表面的边缘沿y方向扩展。
[0082]
根据工艺规则决定第一层的发射极布线31e与集电极布线31c之间的y方向上的间隔的最小值。为了满足工艺规则，集电极布线31c与集电极层21c之间的间隔也与第一层的发射极布线31e的向y方向的扩大对应地变宽。与此对应，集电极电极25c与集电极层21c之间的间隔也变宽。
[0083]
接下来，对第二实施例的优异的效果进行说明。
[0084]
在第二实施例中，与第一实施例相比，第一层的发射极布线31e以及开口62a的y方向的尺寸增大。因此，从晶体管20到发射极凸块34e的导热路径的瓶颈部分的平剖面的面积增大，所以热阻进一步变小。由此，能够抑制晶体管20的温度上升所引起的特性的劣化。
[0085]
接下来，参照图7，对第一层的发射极布线31e以及开口62a的y方向的尺寸的优选的范围进行说明。
[0086]
图7是表示使开口62a的y方向的尺寸变化时的热阻与集电极寄生电阻的计算结果的曲线图。横轴以单位“μm”表示开口62a的y方向的尺寸。左纵轴以单位“℃/w”表示热阻，右纵轴以将最小值作为基准进行标准化后的值表示集电极寄生电阻。图7的圆形符号以及三角符号分别表示热阻以及集电极寄生电阻的标准化值。使用参照图4以及图5进行说明的解析模型计算热阻。
[0087]
若开口62a的y方向的尺寸增大，则导热路径的瓶颈部分的平剖面的面积增大。因此，随着开口62a的y方向的尺寸增大，热阻降低。
[0088]
为了增大开口62a的y方向的尺寸，在俯视时包括开口62a的第一层的发射极布线31e也必须沿y方向扩展。另外，必须在第一层的发射极布线31e与集电极布线31c之间确保
基于工艺规则的间隔。因此，若使第一层的发射极布线31e(图6)沿y方向扩展，则必须使集电极布线31c远离集电极台面21cm。
[0089]
在使集电极布线31c与集电极电极25c的y方向的位置大致一致的构成中，集电极电极25c也远离集电极台面21cm。若集电极台面21cm与集电极电极25c之间的间隔变宽，则集电极寄生电阻增大。在图7所示的曲线图中，在开口62a的y方向的尺寸大约在7.5μm以下的范围内，集电极寄生电阻的标准化值恒定。这意味着在开口62a的y方向的尺寸在大约7.5μm以下的范围内，即使增大开口62a的y方向的尺寸，也不需要使集电极布线31c移动。
[0090]
若在大约7.5μm以上的范围增大开口62a的y方向的尺寸，则第一层的发射极布线31e的y方向的尺寸也增大。随着第一层的发射极布线31e沿y方向扩展，集电极布线31c以及集电极电极25c远离集电极台面21cm。因此，集电极寄生电阻增大。
[0091]
在开口62a的y方向的尺寸为w1时，相当于开口62a的边缘与集电极台面21cm的上表面的边缘一致的状态。为了抑制集电极寄生电阻的增大所引起的特性的劣化，优选将集电极寄生电阻维持为其最小值的1.5倍以下。在图7所示的例子中，优选使开口62a的y方向的尺寸在w2以下。
[0092]
为了使热阻降低并抑制集电极寄生电阻的增大，优选将开口62a的y方向的尺寸设定在w1以上w2以下的范围内。在图7所示的例子中，w1大约为6.3μm，w2大约为9.6μm。即，优选使从集电极台面21cm的上表面的边缘到开口62a的边缘为止的向y方向的单侧的突出量在1.65μm以下。
[0093]
接下来，参照图8对第二实施例的变形例进行说明。
[0094]
图8是第二实施例的变形例的半导体装置的一部分的剖视图。在第二实施例(图6)中，集电极电极25c的与集电极台面21cm对置的侧面和集电极布线31c的与集电极台面21cm对置的侧面的y方向的位置大致一致。与此相对，在本变形例中，集电极电极25c的与集电极台面21cm对置的侧面同集电极布线31c的与集电极台面21cm对置的侧面相比，配置在更接近集电极台面21cm的位置。由于集电极电极25c与集电极台面21cm接近，所以能够抑制集电极寄生电阻的增大。
[0095]
[第三实施例]
[0096]
接下来，参照图9对第三实施例的半导体装置进行说明。以下，对与第一实施例的半导体装置(图1、图2、图3)相同的构成省略说明。
[0097]
图9是第三实施例的半导体装置的一部分的剖视图。在第一实施例的半导体装置(图2、图3)中，在集电极台面21cm各自的上表面配置有两个发射极台面21em，在两个发射极台面21em各自之上配置有发射极电极25e。并且，分别在集电极台面21cm各自的两侧配置有集电极电极25c。与此相对，在第三实施例中，在集电极台面21cm各自的上表面配置有一个发射极台面25em。
[0098]
在发射极台面25em之上配置有发射极电极25e，在y方向上与发射极台面25em相邻的位置配置有基极电极25b。相对于集电极台面21cm在y方向的单侧配置有集电极电极25c。在俯视时，一个集电极台面21cm和一个集电极电极25c配置在一个子集电极层51的内侧。若着眼于一个晶体管20，则在y方向上依次排列配置有集电极电极25c、发射极电极25e以及基极电极25b。
[0099]
第一层的发射极布线31e在y方向上从集电极台面21cm的上表面起通过集电极台
面21cm的沿x方向延伸的倾斜的侧面的上方并扩展至越过集电极台面21cm的下表面的边缘的位置。即，配置有第一层的发射极布线31e的y方向的范围包含配置有集电极台面21cm的y方向的范围。配置有用于连接第一层的发射极布线31e与第二层的发射极布线32e的开口62a的y方向的范围也包含配置有集电极台面21cm的y方向的范围。
[0100]
此外，也可以在第三实施例中也与第一实施例(图3)相同地构成为：第一层的发射极布线31e从与集电极台面21cm的上表面重叠的区域越过上表面的边缘沿y方向扩展，但不到达下表面的边缘。
[0101]
接下来，对第三实施例的优异的效果进行说明。在第三实施例中也与第一实施例相同，能够得到从晶体管20到发射极凸块34e的导热路径的热阻降低这样的优异的效果。因此，能够抑制晶体管20的温度上升所引起的性能的劣化。
[0102]
接下来，参照图10对第三实施例的变形例的半导体装置进行说明。
[0103]
图10是第三实施例的变形例的半导体装置的一部分的剖视图。在第三实施例(图9)中，依次在y方向上排列集电极电极25c、发射极电极25e以及基极电极25b。与此相对，在本变形例中，发射极电极25e与基极电极25b的排列顺序反转。即，依次在y方向上排列集电极电极25c、基极电极25b以及发射极电极25e。
[0104]
如本变形例那样，即使使发射极电极25e与基极电极25b的排列顺序反转，也与第三实施例相同，能够得到从晶体管20到发射极凸块34e的导热路径的热阻降低这样的优异的效果。因此，能够抑制晶体管20的温度上升所引起的性能的劣化。
[0105]
[第四实施例]
[0106]
接下来，参照图11、图12、以及图13对第四实施例的半导体装置进行说明。以下，对与第一实施例的半导体装置(图1、图2、图3)相同的构成省略说明。
[0107]
图11是表示第四实施例的半导体装置的各构成要素的俯视时的位置关系的图。在图11中，也与图1相同，对集电极电极25c、基极电极25b以及发射极电极25e附加向右上倾斜的影线，对第一层的布线附加比附加给集电极电极25c等的影线淡的向右下倾斜的影线。
[0108]
在第一实施例(图1)中，在y方向上交替地配置多个晶体管20和多个集电极电极25c。若着眼于一个晶体管20，则在y方向的两侧配置有集电极电极25c。与此相对，在第四实施例中，在沿y方向排列的多个晶体管20之间，每隔一个地配置集电极电极25c。若着眼于一个晶体管20，则在y方向的一侧配置有集电极电极25c，在另一侧不配置集电极电极25c而配置其它的晶体管20。
[0109]
图12是表示第四实施例的半导体装置的相互相邻的两个晶体管20及其附近的构成要素的俯视时的位置关系的图。图13是图12的单点划线13－13处的剖视图。沿y方向排列配置有两个集电极台面21cm。在这两个集电极台面21cm之间不配置集电极电极25c。分别在y方向上夹着两个集电极台面21cm的两个位置配置有集电极电极25c。
[0110]
在俯视时在两个集电极台面21cm各自的上表面的内侧配置有发射极电极25e以及基极电极25b。在两个发射极电极25e之间配置有两个基极电极25b的主部25ba。在横向观察y方向时，一个集电极台面21cm内的发射极电极25e以及基极电极25b、与另一个集电极台面21cm内的发射极电极25e以及基极电极25b具有左右对称的位置关系。
[0111]
在两个基极电极25b的接触部25bb分别连接有第一层的基极布线31b。在两个集电极电极25c分别连接有第一层的集电极布线31c。
[0112]
第一层的发射极布线31e在y方向上从与一个发射极电极25e重叠的区域，通过两个基极电极25b的主部25ba的上方，并扩展至与另一个发射极电极25e重叠的区域。并且，第一层的发射极布线31e在y方向上朝向集电极电极25c，从集电极台面21cm的上表面越过其边缘，通过倾斜的侧面的上方，并扩展至越过集电极台面21cm的下表面的边缘的位置。
[0113]
用于连接第一层的发射极布线31e与第二层的发射极布线32e的开口62a也在y方向上从一个集电极台面21cm连续至另一个集电极台面21cm。并且，开口62a与同集电极电极25c对置的一侧的集电极台面21cm的下表面的端部相比在y方向上扩展至更外侧。
[0114]
接下来，对第四实施例的优异的效果进行说明。在第四实施例中，也与第一实施例相同，能够得到从晶体管20到发射极凸块34e的导热路径的热阻降低这样的优异的效果。因此，能够抑制晶体管20的温度上升所引起的性能的劣化。另外，在第四实施例(图11)中，与第一实施例(图1)相比，集电极电极25c的个数较少。因此，能够减小在基板50上多个晶体管20所占的y方向的尺寸。其结果是，能够实现芯片尺寸的缩小化。
[0115]
接下来，参照图14对第四实施例的变形例的半导体装置进行说明。
[0116]
图14是第四实施例的变形例的半导体装置的一部分的剖视图。在第四实施例(图12、图13)中，若着眼于不夹着集电极电极25c而在y方向上相邻的两个晶体管20，则在两个发射极电极25e之间配置有两个基极电极25b的主部25ba。与此相对，在本变形例中，相反地在两个基极电极25b之间配置有两个发射极电极25e。
[0117]
第一层的发射极布线31e在俯视时在y方向上从与发射极电极25e重叠的区域通过基极电极25b的主部25ba的上方以及集电极台面21cm的倾斜的侧面的上方，并扩展至越过集电极台面21cm的下表面的边缘的位置。
[0118]
在本变形例中，也与第四实施例相同，能够抑制晶体管20的温度上升所引起的性能的劣化，并且能够实现芯片尺寸的缩小化。
[0119]
[第五实施例]
[0120]
接下来，参照图15、图16、图17对第五实施例的半导体装置进行说明。第五实施例的半导体装置包括第一实施例～第四实施例中的任意一个实施例的半导体装置。
[0121]
图15是第五实施例的半导体装置的框图。第五实施例的半导体装置包括初级放大电路71、输出级放大电路72、输入匹配电路73、级间匹配电路74、高次谐波控制电路75、初级偏置电路76以及输出级偏置电路77。并且，第五实施例的半导体装置包括高频信号输入端子rfin、高频信号输出端子rfout、初级偏置控制端子vbias1、输出级偏置控制端子vbias2、电源端子vcc1、vcc2、偏置电源端子vbatt、接地端子gnd以及端子ht，作为由凸块构成的外部端子。此外，虽然在图15的框图中仅示出一个接地端子gnd，但实际上接地端子gnd由多个凸块构成。
[0122]
从高频信号输入端子rfin输入的高频信号经由输入匹配电路73输入到初级放大电路71。由初级放大电路71放大后的高频信号经由级间匹配电路74输入到输出级放大电路72。由输出级放大电路72放大后的高频信号经由高次谐波控制电路75从高频信号输出端子rfout输出。对输出级放大电路72使用第一实施例～第四实施例中的任意一个实施例的半导体装置。
[0123]
分别从电源端子vcc1以及vcc2对初级放大电路71以及输出级放大电路72施加电源电压。从偏置电源端子vbatt对初级偏置电路76以及输出级偏置电路77供给偏置电源。初
级偏置电路76基于输入到初级偏置控制端子vbias1的偏置控制信号，对初级放大电路71供给偏置电流。输出级偏置电路77基于输入到输出级偏置控制端子vbias2的偏置控制信号，对输出级放大电路72供给偏置电流。在半导体装置安装于模块基板的状态下，端子ht经由模块基板上的电感器与地线连接。
[0124]
图16是表示第五实施例的半导体装置的基板内的各构成要素的配置的图。在图16中，对第一层的主要的布线附加影线。
[0125]
输出级放大电路72占基板50的上表面的大约40％的区域。在第一实施例(图1)中，对十六个晶体管20配置一个发射极凸块34e，但在第五实施例中，将十四个晶体管20分为两组，对两组分别配置发射极凸块34e。发射极凸块34e相当于接地端子gnd(图15)。另外，在第一实施例(图1)中，对十六个晶体管20配置两个集电极凸块34c，但在第五实施例中，对十四个晶体管20配置一个集电极凸块34c。集电极凸块34c相当于电源端子vcc2以及高频信号输出端子rfout(图15)。
[0126]
除此之外，在基板50的上表面还配置有初级放大电路71、输入匹配电路73、级间匹配电路74、高次谐波控制电路75、初级偏置电路76、输出级偏置电路77、高频信号输入端子rfin、高频信号输出端子rfout、电源端子vcc1、偏置电源端子vbatt、初级偏置控制端子vbias1、输出级偏置控制端子vbias2以及端子ht。并且，配置有与初级放大电路71所包括的多个晶体管的发射极连接的接地端子gnd等。
[0127]
图17是将第五实施例的半导体装置70安装于模块基板80的状态下的示意剖视图。在半导体装置70的一个表面配置有接地用的多个凸块41。在模块基板80的安装面配置有接地用的焊盘81。半导体装置70的接地用的凸块41通过焊料83与模块基板80的接地用的焊盘81连接。多个接地用的凸块41中的两个相当于发射极凸块34e(图16)。
[0128]
此外，在半导体装置70中，除了接地用的凸块41以外，还配置有电源用、信号用的凸块(在图17中未图示。)。这些凸块也通过焊料与模块基板80的对应的焊盘连接。
[0129]
在模块基板80的安装面，除了半导体装置70以外，还安装有电感器、电容器等多个表面安装部件82。在模块基板80的内层、以及与安装面相反侧的表面(以下，称为背面。)配置有接地平面85。设置有从配置于安装面的接地用的焊盘81到达背面的接地平面85的多个导通孔86。
[0130]
在半导体装置70的晶体管20(图1等)产生的热通过发射极凸块34e传导至模块基板80的接地用的焊盘81。传导至接地用的焊盘81的热通过导通孔86传导至背面的接地平面85。通过使背面的接地平面85与作为散热片发挥作用的部件热耦合，能够使传导至接地平面85的热散热至模块基板80的外部。
[0131]
接下来，对第五实施例的优异的效果进行说明。在第五实施例中，对半导体装置70使用第一实施例～第四实施例中的任意一个实施例的半导体装置，所以降低从晶体管20(图3等)到发射极凸块34e的导热路径的热阻。因此，从晶体管20经由发射极凸块34e以及模块基板80到成为散热片的部件为止的导热路径的热阻也降低，能够确保从晶体管20的充分的散热性。
[0132]
上述的各实施例为例示，当然能够进行不同的实施例所示出的构成的部分的置换或者组合。并不对每个实施例依次提及多个实施例的相同的构成所带来的相同的作用效果。并且，本发明并不限定于上述的实施例。例如，本领域技术人员明确能够进行各种变更、
改进、组合等。