一种高驱动Sense-Switch型pFLASH开关单元结构及其制备方法与流程

一种高驱动sense-switch型pflash开关单元结构及其制备方法
技术领域
1.本发明涉及微电子集成电路技术领域，特别涉及一种高驱动sense-switch型pflash开关单元结构及其制备方法。


背景技术：

2.flash开关单元是实现可重构的flash型可编程逻辑器件的内核基本组成单元，与sram和反熔丝相比，其性能介于二者之间；而且flash型fpga工艺技术是继反熔丝fpga工艺技术的下一代主流技术，可应用于计算机、通信、汽车、卫星以及航空航天等领域，这主要得益于flash型fpga电路的诸多优势，如非易失、可重构性、低功耗、高密度、上电即运行、高安全性、固件错误（firm-error）免疫性等。基于flash技术的fpga不仅具有asic的特征，而且其高安全性、高可靠性、低功耗等特点满足我们对未来fpga的需求，具有广阔的应用前景。
3.目前，应用于flash型可编程逻辑器件的核心开关单元结构为sense-switch型flash，该结构是由两个共浮栅型flash基本单元构成，依赖于编程/擦除管控制共享电荷量来实现信号管传输的“开”、“关”态。根据产生电流的载流子类型不同，flash基本单元可分为nflash和pflash，其中nflash基本单元基于空穴的流动传输电流，驱动能力强，但总剂量抗辐射能力较差，约50krad(si)，严重限制了其自身抗固件错误免疫、低功耗、可重构等方面的优势在航空航天领域中应用。相比于nflash，pflash工艺更加简单，抗辐照性能更加优异，但由于空穴的迁移率较低，从而基于空穴流动传输电流的pflash跨导较小、电阻较大、电流较小、阈值电压的绝对值较高，驱动能力略逊于nflash，随着电路规模的增大，可编程逻辑器件的开关单元需要控制更多电路，因此，高驱动能力的flash开关单元也逐渐成为该领域未来的发展方向之一。


技术实现要素：

4.本发明的目的在于提供一种高驱动sense-switch型pflash开关单元结构及其制备方法，以解决背景技术中的问题。
5.为解决上述技术问题，本发明提供了一种高驱动sense-switch型pflash开关单元结构，包括：制备于同一衬底上的编程/擦除mos管t1以及信号传输mos管t2，在所述衬底内的上部设有n阱，所述编程/擦除mos管t1的编程/擦除管有源区和所述信号传输mos管t2的信号传输管有源区均位于n阱内，并通过n阱内的有源区隔离体隔离；在编程/擦除管有源区内设有编程/擦除管p+漏区以及编程/擦除管p+源区，在信号传输管有源区内设有信号传输管p+漏区以及信号传输管p+源区；编程/擦除管有源区和信号传输管有源区上均设置有隧道氧化层，所述隧道氧化层下方的信号传输管有源区内设有多个绝缘沟槽，所述隧道氧化层上依次设有浮栅多晶层、ono阻挡层和控制栅多晶层；所述控制栅多晶层的外侧设有侧墙；
n阱上方设有ild介质层，所述ild介质层压盖在控制栅多晶层、侧墙以及n阱上，所述ild介质层上设有金属层；所述金属层包括编程/擦除管金属体以及信号传输管金属体；所述编程/擦除管金属体包括与所述编程/擦除管p+漏区欧姆接触的编程/擦除管漏极金属，以及与所述编程/擦除管p+源区欧姆接触的编程/擦除管源极金属；所述信号传输管金属体包括与所述信号传输管p+漏区欧姆接触的信号传输管漏极金属，以及与所述信号传输管p+源区欧姆接触的信号传输管源极金属。
6.可选的，所述编程/擦除管有源区内设有编程/擦除管漏极pldd注入区和编程/擦除管源极pldd注入区，所述编程/擦除管p+漏区位于所述编程/擦除管漏极pldd注入区内，所述编程/擦除管p+源区位于编程/擦除管源极pldd注入区；所述信号传输管有源区内设有信号传输管漏极pldd注入区和信号传输管源极pldd注入区；所述信号传输管p+漏区位于所述信号传输管漏极pldd注入区内，所述信号传输管p+源区位于所述信号传输管源极pldd注入区内。
7.可选的，所述隧道氧化层外围设有sab介质层，所述sab介质层内填充有编程/擦除管漏极连接金属硅化物和编程/擦除管源极连接金属硅化物；所述编程/擦除管漏极连接金属硅化物的正上方设有贯通所述ild介质层的编程/擦除管漏极连接填充体，所述编程/擦除管漏极金属通过所述编程/擦除管漏极连接填充体、所述编程/擦除管漏极连接金属硅化物与所述编程/擦除管p+漏区欧姆接触；所述编程/擦除管源极连接金属硅化物的正上方设有贯通所述ild介质层的编程/擦除管源极连接填充体，所述编程/擦除管源极金属通过所述编程/擦除管源极连接填充体、所述编程/擦除管源极连接金属硅化物与所述编程/擦除管p+源区欧姆接触；所述控制栅多晶层上设置有控制栅连接金属硅化物，所述控制栅连接金属硅化物与所述编程/擦除管漏极连接金属硅化物、所述编程/擦除管源极连接金属硅化物为同一工艺制造层。
8.可选的，所述浮栅多晶层覆盖在所述隧道氧化层以及所述有源区隔离体上；所述侧墙支撑于隧道氧化层上，且覆盖浮栅多晶层、ono阻挡层以及控制栅多晶层的外侧壁。
9.可选的，所述编程/擦除管p+漏区、所述编程/擦除管p+源区分别位于所述控制栅多晶层的两侧；所述信号传输管p+漏区、所述信号传输管p+源区分别位于所述控制栅多晶层的两侧。
10.可选的，若同一衬底上具有多个pflash开关单元，相邻的两个pflash开关单元之间通过开关单元隔离体隔离；对同一行的pflash开关单元，在设置浮栅多晶层后，对所述浮栅多晶层进行刻蚀，得到贯通所述浮栅多晶层的浮栅腐蚀窗口，所述浮栅腐蚀窗口位于开关单元隔离体的正上方，ono阻挡层覆盖在浮栅多晶层上并填充所述浮栅腐蚀窗口。
11.可选的，所述有源区隔离体、所述开关单元隔离体的制备工艺包括sti工艺；所述有源区隔离体、所述开关单元隔离体的沟槽深度均为3500
å
~8000
å
；所述n阱的结深为3μm~7μm。
12.本发明还提供了一种高驱动sense-switch型pflash开关单元结构的制备方法，包括：提供衬底，在所述衬底内的顶部设置n阱，在所述n阱内形成若干pflash开关单元
所需的有源区，所述有源区包括同一pflash开关单元结构的编程/擦除管有源区与信号传输管有源区，同一pflash开关单元内编程/擦除管有源区与信号传输管有源区通过n阱内的有源区隔离体隔离；相邻pflash开关单元之间通过n阱内的开关单元隔离体相互隔离；在所述衬底的上表面设置隧道氧化层，所述隧道氧化层覆盖n阱的上表面；在所述隧道氧化层下方的信号传输管有源区内设有多个绝缘沟槽，在所述隧道氧化层上设置浮栅多晶层，选择性地掩蔽所述浮栅多晶层，以得到贯通所述浮栅多晶层的浮栅腐蚀窗口，所述浮栅腐蚀窗口位于所述开关单元隔离体的正上方；在所述浮栅多晶层上设置ono阻挡层，所述ono阻挡层覆盖在浮栅多晶层上并填充所述浮栅腐蚀窗口，在ono阻挡层上设置控制栅多晶层；在所述控制栅多晶层的外侧设置侧墙，所述侧墙支撑于所述隧道氧化层上，且覆盖浮栅多晶层、ono阻挡层以及控制栅多晶层的外侧壁；在所述编程/擦除管有源区内设置编程/擦除管p+漏区以及编程/擦除管p+源区，在信号传输管有源区内设置信号传输管p+漏区以及信号传输管p+源区；在所述n阱上设置ild介质层以及金属层，所述ild介质层压盖在n阱上，所述侧墙以及所述控制栅多晶层均位于所述ild介质层内；所述金属层包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管p+漏区欧姆接触的编程/擦除管漏极金属、以及与编程/擦除管p+源区欧姆接触的编程/擦除管源极金属；所述信号传输管金属体包括与信号传输管p+漏区欧姆接触的信号传输管漏极金属、以及与信号传输管p+源区欧姆接触的信号传输管源极金属。
13.可选的，在所述控制栅多晶层的外侧设置侧墙后，在所述编程/擦除管有源区内设有编程/擦除管漏极pldd注入区以及编程/擦除管源极pldd注入区，在所述信号传输管有源区内设有信号传输管漏极pldd注入区以及信号传输管源极pldd注入区；所述编程/擦除管p+漏区位于所述编程/擦除管漏极pldd注入区内，所述编程/擦除管p+源区位于所述编程/擦除管源极pldd注入区；所述信号传输管p+漏区位于所述信号传输管漏极pldd注入区内，所述信号传输管p+源区位于所述信号传输管源极pldd注入区内。
14.可选的，在所述隧道氧化层外圈设置sab介质层，在所述sab介质层内填充编程/擦除管漏极连接金属硅化物以及编程/擦除管源极连接金属硅化物；在所述编程/擦除管漏极连接金属硅化物的正上方设置贯通所述ild介质层的编程/擦除管漏极连接填充体，在所述编程/擦除管源极连接金属硅化物的正上方设置贯通所述ild介质层的编程/擦除管源极连接填充体；所述编程/擦除管漏极金属通过编程/擦除管漏极连接填充体、编程/擦除管漏极连接金属硅化物与所述编程/擦除管p+漏区欧姆接触；所述编程/擦除管源极金属通过编程/擦除管源极连接填充体、编程/擦除管源极连接金属硅化物与所述编程/擦除管p+源区欧姆接触；在控制栅多晶层上设置控制栅连接金属硅化物，所述控制栅连接金属硅化物与编程/擦除管漏极连接金属硅化物、编程/擦除管源极连接金属硅化物为同一工艺制造层；其中所述控制栅多晶层的厚度为1000
å
~2200
å
。
15.在本发明提供的高驱动sense-switch型pflash开关单元结构及其制备方法中，通过浮栅电荷共享的方式实现编程/擦除管对信号传输管的开关态，实现电荷共享方式为
btbt编程和fn擦除方式；所述flash开关单元是制作在硅基的深n阱中，并将信号传输管与编程/擦除管的有源区有效隔离；所述flash开关单元的栅氧层下方信号传输管有源区存在多个绝缘沟槽，能够提供更大的电流；所述信号传输管栅氧层与编程/擦除管的隧道氧化层是同膜层，是采用低压掺n氧化工艺实现；其余均采用业界标准工艺制作完成。本发明兼容于cmos工艺，不仅具有良好的电荷保持特性、耐久性、阈值窗口宽，而且具有抗总剂量能力强、编程效率高、驱动能力强等优点。
附图说明
16.图1为完成有源区工艺制作后的剖视图；图2为得到浮栅腐蚀窗口后的剖视图；图3为得到控制栅多晶层后的剖视图；图4为得到金属层后的剖视图；图5为沿图8中bb’方向的剖视图；图6为本发明sense-switch型pflash开关单元的等效结构原理图；图7为本发明sense-switch型pflash开关单元的工作原理图；图8为本发明sense-switch型pflash开关单元阵列结构平面图。
17.附图标记说明：cg-控制栅、fg-浮栅、t1-编程/擦除mos管、t2-信号传输mos管、d1-编程/擦除mos管的漏极、s1-编程/擦除mos管的源极、d2-信号传输mos管的漏极、s2-信号传输mos管的源极、b-衬底（n阱）、01-n阱、02a-开关单元隔离体、02b-有源区隔离体、02c-信号传输管的绝缘沟槽、03-隧道氧化层、04-浮栅多晶层、05-ono阻挡层、06-控制栅多晶层、07a-编程/擦除管漏极pldd注入区、07b-编程/擦除管源极pldd注入区、08-侧墙、09a-编程/擦除管p+漏区、09b-编程/擦除管p+源区、09c-信号传输管p+漏区、09d-信号传输管p+源区、10
‑‑
n阱衬底n+注入区、11-信号传输管有源区、12-sab介质层、13-控制栅连接金属硅化物、14-ild介质层、15a-编程/擦除管漏极连接填充体、15b-编程/擦除管源极连接填充体、15c-信号传输管漏极连接填充体、15d-信号传输管源极连接填充体、16-金属层、16a-编程/擦除管漏极金属、16b-编程/擦除管源极金属、17a-编程/擦除管漏极连接金属硅化物、17b-编程/擦除管源极连接金属硅化物、22-编程/擦除管有源区、33-浮栅腐蚀窗口、44
‑ꢀ
pflash开关单元、aa
’‑
与控制栅沟道平行方向；bb
’‑
与控制栅沟道垂直方向。
具体实施方式
18.以下结合附图和具体实施例对本发明提出的一种高驱动sense-switch型pflash开关单元结构及其制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
19.实施例一如图1~图5所示，通过下述工艺步骤实现制备pflash开关单元结构：a、提供所需的衬底00，并在所述衬底00内的上部设置n阱01，在n阱01内形成若干pflash开关单元44所需的有源区，所述有源区包括同一pflash开关单元结构的编程/擦除管有源区22与信号传输管有源区11，同一pflash开关单元44内的编程/擦除管有源区22与
信号传输管有源区11通过n阱01内的有源区隔离体02b隔离；相邻pflash开关单元44间通过n阱01内的开关单元隔离体02a相互隔离；具体地，衬底00的材料包括硅，衬底00的导电类型为p型，依次在衬底00内制作得到开关单元隔离体02a、有源区隔离体02b、信号传输管的绝缘沟槽02c、n阱01、编程/擦除管有源区22以及信号传输管有源区11，如图1所示。
20.得到的开关单元隔离体02a以及有源区隔离体02b中包括沟槽以及填充在沟槽内的隔离介质，槽深度为3500
å
~8000
å
，填充在沟槽内的隔离介质的类型为sio2或者sinxoy。n阱01的结深为3μm~7μm。利用有源区隔离体02b将编程/擦除管有源区22以及信号传输管有源区11进行隔离。
21.此外，按照业界标准cmos工艺，在上述衬底00上还制作牺牲氧化层，并对编程/擦除管有源区22和信号传输管有源区11进行表面沟道离子浓度调节的光刻和注入工艺，实现pflash开关单元的编程/擦除管t1和信号传输管t2所需的本征阈值电压，具体光刻与注入过程为本技术领域人员所熟知，此处不再赘述。
22.b、在上述衬底00的上表面设置隧道氧化层03，所述隧道氧化层03覆盖n阱01的上表面，在所述隧道氧化层03上设置浮栅多晶层04，选择性地掩蔽所述浮栅多晶层04，以得到贯通浮栅多晶层04的浮栅腐蚀窗口33，所述浮栅腐蚀窗口33位于开关单元隔离体02a的正上方；具体地，当在衬底00上制作牺牲氧化层的工艺时，为了进行后续的工艺，还需要采用湿法工艺去除相应的牺牲氧化层，具体可以采用本技术领域常用的技术手段实现对相应牺牲氧化层的去除，具体为本技术领域人员所熟知，此处不再赘述。
23.在去除牺牲氧化层后，采用低压掺n热生长工艺生长隧道氧化层03，隧道氧化层03生长在编程/擦除管有源区22以及信号传输管有源区11上，存在开关单元隔离体02a、有源区隔离体02b以及信号传输管的绝缘沟槽02c的位置无法生长隧道氧化层03。在得到隧道氧化层03的表面上覆盖原位掺杂的n型多晶硅层，以得到浮栅多晶层04；在得到浮栅多晶层04后，利用业界光刻、腐蚀工艺形成编程/擦除管t1与信号传输管t2共享的浮栅层04，即通过对浮栅多晶层04刻蚀后，得到贯通浮栅多晶层04的浮栅腐蚀窗口33，所述浮栅腐蚀窗口33位于开关单元隔离体02a的正上方，具体如图2所示；形成隧道氧化层03的隧道氧化工艺的掺n热生长工艺气氛为n2o或者no，工艺压力《100torr，工艺温度800~900℃，其中，隧道氧化层03的厚度为85
å
~105
å
，掺n量为：0.01%~0.1% atm/cm2；所述浮栅多晶层04由原位pocl3掺杂多晶硅工艺制备而成，其中工艺温度为：900℃~970℃，浮栅多晶层04的厚度为800
ꢀå
~1600
ꢀå
。
24.c、在所述浮栅多晶层04上设置ono阻挡层05，所述ono阻挡层05覆盖在浮栅多晶层04上并填充浮栅腐蚀窗口33，并在ono阻挡层05上设置控制栅多晶层06；本发明实施例中，在上述的表面上形成ono阻挡层05；所述ono阻挡层05由下至上依次为底层氧化、氮化硅层、顶层氧化层；所述底层氧化层是厚度为40
å‑
80
å
、氮化硅层厚度为40
å‑
80
å
、顶层氧化层为40
å‑
80
å
，其中，底层氧化层和顶层氧化层均采用掺n的hto工艺完成，其含n量为20%-40%。ono阻挡层05的厚度小于浮栅腐蚀窗口33的深度，ono阻挡层05覆盖在浮栅腐蚀窗口33的侧壁及底壁。
25.如图3所示，在所述ono阻挡层05表面淀积控制栅多晶层06，并填充浮栅腐蚀窗口
33；所述控制栅多晶层06为非掺杂的多晶硅；所述控制栅多晶层06的厚度为1000
å
~2200
å
；并通过业界多晶硅层/ono/多晶硅层叠层光刻、腐蚀工艺，以形成控制栅；具体光刻、腐蚀工艺为本技术领域人员所熟知，此处不再赘述。
26.d、在所述控制栅多晶层06的外侧设置侧墙08，所述侧墙08支撑于隧道氧化层03上，且侧墙08覆盖浮栅多晶层04、ono阻挡层05以及控制栅多晶层06的外侧壁；具体实施时，在制备侧墙08前，需要先在编程/擦除管有源区22内设有编程/擦除管漏极pldd注入区07a以及编程/擦除管源极pldd注入区07b，并在所述信号传输管有源区11内设有信号传输管漏极pldd注入区以及信号传输管源极pldd注入区。编程/擦除管漏极pldd注入区07a、编程/擦除管源极pldd注入区07b、信号传输管漏极pldd注入区以及信号传输管源极pldd注入区的具体作用可以参考上述说明，具体制备过程为本技术领域人员所熟知，此处不再赘述。
27.由于同一pflash开关单元44中浮栅多晶层04、ono阻挡层05以及控制栅多晶层06共用，因此，侧墙08需要沿编程/擦除mos管t1以及信号传输mos管t2的连接方向分布，并分布在控制栅多晶层06的两侧，侧墙08的材料可以为二氧化硅，侧墙08可以采用本技术领域常用的技术手段制备，具体为本技术领域人员所熟知，此处不再赘述。
28.e、在上述的编程/擦除管有源区22内设有编程/擦除管p+漏区09a以及编程/擦除管p+源区09b，在信号传输管有源区11内设有信号传输管p+漏区09c以及信号传输管p+源区09d；本发明实施例中，具体制备编程/擦除管p+漏区09a、编程/擦除管p+源区09b、信号传输管p+漏区09c以及信号传输管p+源区09d的工艺过程为本技术领域人员所熟知，此处不再赘述。
29.f、在所述n阱01上设置ild介质层14以及金属层16，所述ild介质层14压盖在n阱01上，侧墙08以及控制栅多晶层06均位于ild介质层14内，所述金属层16包括包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管p+漏区09a欧姆接触的编程/擦除管漏极金属16a以及与编程/擦除管p+源区09b欧姆接触的编程/擦除管源极金属16b，所述信号传输管金属体包括与信号传输管p+漏区09c欧姆接触的信号传输管漏极金属以及与信号传输管p+源区09d欧姆接触的信号传输管源极金属。
30.本发明实施例中，ild介质层14可以为二氧化硅层，金属层16的材料可以为铝或铜，制备ild介质层14以及金属层16的具体工艺过程为本技术领域人员所熟知，此处不再赘述。当然，在制备ild介质层14前，还可以制备sab介质层12、接触孔等工艺过程，具体可以参考上述说明，只要能实现编程/擦除mos管t1、信号传输mos管t2相对应的漏极端、源极端的引出与连接即可，具体为本技术领域人员所熟知，此处不再赘述。
31.本发明利用p沟道的衬底00上的场边缘具有天然的抗总剂量电离效应，同时，pflash无编程/擦除窗口不存在完全闭合现象，可以增加开关单元阈值窗口，即开关态的可靠性高，有效增强其抗总剂量辐射能力；在flash开关单元的栅氧层下方信号传输管有源区设计多个绝缘沟槽，将增加结构内部的应力，提高载流子迁移率，从而能够获得更大的电流，驱动能力更强。本发明得到的开关单元结构简单，与cmos工艺兼容，面积小，适用于千万门级及以下规模的fpga电路的工艺集成。本发明pflash开关单元结构的制备方法不仅适用于体硅和外延片衬底cmos工艺，而且也适用于soi衬底cmos工艺。
32.实施例二如图图4和图5所示，为了能够提升sense-switch型flash开关单元的可靠性和抗辐射性能，本发明的pflash开关单元包括制备于同一衬底00上的编程/擦除mos管t1以及信号传输mos管t2，在所述衬底00内的上部设有n阱01，编程/擦除mos管t1的编程/擦除管有源区22、信号传输mos管t2的信号传输管有源区11均位于n阱01内，并通过n阱01内的有源区隔离体02b隔离；所述编程/擦除管有源区22内设有编程/擦除管p+漏区09a以及编程/擦除管p+源区09b，所述信号传输管有源区11内设有信号传输管p+漏区09c以及信号传输管p+源区09d；所述编程/擦除管有源区22以及所述信号传输管有源区11上均设有隧道氧化层03，所述隧道氧化层03下方的信号传输管有源区11内设有多个绝缘沟槽02c；所述隧道氧化层03上设有浮栅多晶层04，所述浮栅多晶层04覆盖在所述隧道氧化层03以及所述有源区隔离体02b上；所述浮栅多晶硅层04上设有ono阻挡层05，所述ono阻挡层05上设有控制栅多晶层06；所述编程/擦除管p+漏区09a、所述编程/擦除管p+源区09b分别位于所述控制栅多晶层06的两侧，所述信号传输管p+漏区09c、所述信号传输管p+源区09d分别位于所述控制栅多晶层06的两侧。
33.所述控制栅多晶层06的外侧设有侧墙08，所述侧墙08支撑于所述隧道氧化层03上，且侧墙08覆盖浮栅多晶层04、ono阻挡层05以及控制栅多晶层06的外侧壁。
34.所述n阱01上方设有ild介质层14，所述ild介质层14压盖在控制栅多晶层06、侧墙08以及n阱01上；所述ild介质层14上设有金属层16，所述金属层16包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管p+漏区09a欧姆接触的编程/擦除管漏极金属16a以及与编程/擦除管p+源区09b欧姆接触的编程/擦除管源极金属16b；所述信号传输管金属体包括与信号传输管p+漏区09c欧姆接触的信号传输管漏极金属以及与信号传输管p+源区09d欧姆接触的信号传输管源极金属。
35.具体地，对一个pflash开关单元，包括编程/擦除mos管t1以及信号传输mos管t2；其中，所述编程/擦除mos管t1以及所述信号传输mos管t2均制备于同一衬底00内。编程/擦除mos管t1的编程/擦除管有源区22与信号传输mos管t2的信号传输管有源区11通过n阱01内的有源区隔离体02b隔离，有源区隔离体02b采用sti工艺制备得到，即在n阱01内刻蚀得到沟槽并在所述沟槽内填充隔离介质，具体制备有源区隔离体02b的工艺过程为本技术领域人员所熟知，此处不再赘述。
36.对于编程/擦除mos管t1，在所述编程/擦除管有源区22内设有编程/擦除管p+漏区09a以及编程/擦除管p+源区09b，在编程/擦除管有源区22上覆盖隧道氧化层03，在所述隧道氧化层03上设置浮栅多晶层04，在所述浮栅多晶层04上设置ono阻挡层05，在所述ono阻挡层05上设置控制栅多晶层06，控制栅多晶层06用于形成编程/擦除mos管t1的栅极端。
37.编程/擦除管漏极金属16a与编程/擦除管p+漏区09a欧姆接触后，利用编程/擦除管漏极金属16a能将编程/擦除mos管t1的漏极端引出；编程/擦除管源极金属16b与编程/擦除管p+源区09b欧姆接触后，利用编程/擦除管源极金属16b将编程/擦除mos管t1的源极端引出，编程/擦除管漏极金属16a以及编程/擦除管源极金属16b为同一工艺制造层，均支撑在ild介质层14上。
38.对于信号传输mos管t2，所述信号传输管有源区11内设有信号传输管p+漏区09c以
及信号传输管p+源区09d，所述信号传输管有源区11上覆盖隧道氧化层03，所述隧道氧化层03下方的信号传输管有源区11内采用sti工艺得到多个绝缘沟槽02c，所述隧道氧化层03上设有浮栅多晶层04，所述浮栅多晶层04上设有ono阻挡层05，所述ono阻挡层05上设有控制栅多晶层06，所述控制栅多晶层06用于形成信号传输mos管t2的栅极端，编程/擦除mos管t1与信号传输mos管t2共用浮栅多晶层04以及控制栅多晶层09。
39.信号传输管漏极金属与信号传输管p+漏区09c欧姆接触后，利用信号传输管漏极金属能将信号传输mos管t2的漏极端引出，信号传输管源极金属与信号传输管p+源区09d欧姆接触后，利用信号传输管源极金属将信号传输mos管t2的源极端引出，信号传输管漏极金属以及信号传输管源极金属与编程/擦除管漏极金属16a、编程/擦除管源极金属16b为同一工艺制造层，均支撑在ild介质层14上。
40.pflash开关单元的原理如图6所示，控制栅cg由控制栅多晶层06形成，浮栅fg由浮栅多晶层04形成，编程/擦除mos管t1的漏极端d1由编程/擦除管漏极金属16a形成，编程/擦除mos管t1的源极端s1由编程/擦除管源极金属16b形成；信号传输mos管t2的漏极端d2由信号传输管漏极金属形成，信号传输mos管t2的源极端s2由信号传输管源极金属形成，图中的b由n阱01形成。
41.浮栅多晶层04为编程/擦除mos管t1与信号传输mos管t2共用，将编程/擦除mos管t1、信号传输mos管t2的栅极端连接在一起，通过浮栅多晶层04存储电荷量来实现信号传输mos管t2的开关状态，编程/擦除mos管t1管通过位选择信号来控制浮栅fg上电子，从而实现编程、擦除、校验等功能，信号传输mos管t2作为信号控制开关管。
42.如图7所示，为本发明pflash开关单元的工作原理图，采用漏端的btbt方式对浮栅多晶层04充入电荷，主要采用源端fn隧穿方式或全沟道均匀fn隧穿方式移去浮栅多晶层04上的电荷，通过编程/擦除mos管t1的编程和擦除两种方式改变共有浮栅多晶层04中的电荷，进而控制信号传输mos管t2的浮栅多晶层04开关两种工作状态，即当浮栅多晶层04上被充电时，信号传输mos管t2导通，当浮栅多晶层04的电子被移除时，信号传输mos管t2关闭。
43.综上，利用p沟道的衬底00上的场边缘具有天然的抗总剂量电离效应，同时，pflash无编程/擦除窗口不存在完全闭合现象，可以增加开关单元阈值窗口，即开关态的可靠性高，有效增强其抗总剂量辐射能力；在flash开关单元的栅氧层下方信号传输管有源区设计多个绝缘沟槽，将增加结构内部的应力，提高载流子迁移率，从而能够获得更大的电流，驱动能力更强。
44.进一步地，在所述编程/擦除管有源区22内设有编程/擦除管漏极pldd注入区07a以及编程/擦除管源极pldd注入区07b，编程/擦除管p+漏区09a位于编程/擦除管漏极pldd注入区07a内，编程/擦除管p+源区09b位于编程/擦除管源极pldd注入区07b。所述信号传输管有源区11内设有信号传输管漏极pldd注入区以及信号传输管源极pldd注入区，信号传输管p+漏区09c位于信号传输管漏极pldd注入区内，信号传输管p+源区09d位于信号传输管源极pldd注入区内。
45.本发明实施例中，通过编程/擦除管漏极pldd注入区07a、编程/擦除管源极pldd注入区07b能提高导通压降，信号传输管漏极pldd注入区以及信号传输管源极pldd注入区的作用类似，此处不再赘述。
46.所述隧道氧化层03外圈设有sab介质层12，在所述sab介质层12内填充有编程/擦
除管漏极连接金属硅化物17a以及编程/擦除管源极连接金属硅化物17b；所述编程/擦除管漏极连接金属硅化物17a的正上方设有贯通ild介质层14的编程/擦除管漏极连接填充体15a，编程/擦除管漏极金属16a通过编程/擦除管漏极连接填充体15a、编程/擦除管漏极连接金属硅化物17a与编程/擦除管p+漏区09a欧姆接触；在编程/擦除管源极连接金属硅化物17b的正上方设有贯通ild介质层14的编程/擦除管源极连接填充体15b，编程/擦除管源极金属16b通过编程/擦除管源极连接填充体15b、编程/擦除管源极连接金属硅化物17b与编程/擦除管p+源区09b欧姆接触。
47.在控制栅多晶层06上设置控制栅连接金属硅化物13，所述控制栅连接金属硅化物13与编程/擦除管漏极连接金属硅化物17a、编程/擦除管源极连接金属硅化物17b为同一工艺制造层。
48.本发明实施例中，所述sab介质层12为二氧化硅层，sab介质层12位于隧道氧化层03的外圈，制备得到sab介质层12后，需要对sab介质层12进行刻蚀，在刻蚀后填充得到编程/擦除管漏极连接金属硅化物17a以及编程/擦除管源极连接金属硅化物17b。为了能实现编程/擦除管漏极金属16a与编程/擦除管p+漏区09的欧姆接触，需要在ild介质层14制备若干接触孔，并对接触孔填充后分别得到编程/擦除管漏极连接填充体15a以及编程/擦除管源极连接填充体15b，从而编程/擦除管漏极金属16a通过编程/擦除管漏极连接填充体15a、编程/擦除管漏极连接金属硅化物17a与编程/擦除管p+漏区09a欧姆接触，且编程/擦除管源极金属16b通过编程/擦除管源极连接填充体15b、编程/擦除管源极连接金属硅化物17b与编程/擦除管p+源区09b欧姆接触。控制栅多晶层06上的控制栅连接金属硅化物13能提高控制栅多晶层06的导电能力。
49.对于信号传输mos管t2，信号传输管p+漏区09c上方设有信号传输管漏极连接金属硅化物，信号传输管p+源区09d上方设有信号传输管源极连接金属硅化物，在信号传输管漏极连接金属硅化物的上方设置信号传输管漏极连接填充体15c，在信号传输管源极连接金属硅化物的上方设置信号传输管源极连接填充体15d，从而信号传输管漏极金属通过信号传输管漏极连接填充体15c、信号传输管漏极连接金属硅化物与信号传输管p+漏区09c欧姆接触，且信号传输管源极金属通过信号传输管源极连接填充体15d、信号传输管源极连接金属硅化物与信号传输管p+源区09d欧姆接触。
50.信号传输管漏极连接填充体15c、信号传输管源极连接填充体15d、编程/擦除管漏极连接填充体15a与编程/擦除管源极连接填充体15b为同一工艺制造层，填充的材料可以为钨或铜。信号传输管漏极连接金属硅化物、信号传输管源极连接金属硅化物、编程/擦除管漏极连接金属硅化物17a、编程/擦除管源极连接金属硅化物17b为同一工艺制造层，材料为tixsiy、coxsiy等，具体材料的类型为本技术领域人员所熟知，此处不再赘述。
51.当同一衬底00上具有多个pflash开关单元时，相邻的两pflash开关单元间通过开关单元隔离体02a隔离；对同一行的pflash开关单元，在设置浮栅多晶层04后，对浮栅多晶层04进行刻蚀，以得到贯通浮栅多晶层04的浮栅腐蚀窗口33，所述浮栅腐蚀窗口33位于开关单元隔离体02a的正上方，ono阻挡层05覆盖在浮栅多晶层04上并填充浮栅腐蚀窗口33。
52.本发明实施例中，所述有源区隔离体02b、开关单元隔离体02a采用sti工艺制备得到，有源区隔离体02b、开关单元隔离体02a的沟槽深度为3500
å
~8000
å
；n阱01的结深为3μm~
7μm。当然，利用开关单元隔离体02a也能实现相邻编程/擦除mos管t1间、以及相邻信号传输mos管t2间的隔离。
53.当衬底00上的多个pflash开关单元44呈阵列分布时，如图8所示，为多个pflash开关单元44呈阵列分布的示意图（图中的阵列大小为4行
×
3列），由不同的控制栅多晶层06控制得到不同行的pflash开关单元44，即同一行的pflash开关单元44具有相同的控制栅多晶层06，而同一行的pflash开关单元44内不同浮栅多晶层04通过浮栅腐蚀窗口33隔离，以保证不同pflash开关单元44间的独立。阵列结构中的行方向（即aa’方向）上的控制栅多晶层06是共用的；所述sense-switch型pflash开关单元44的编程/擦除管有源区22和信号传输管有源区11之间是通过有源区隔离体02b进行有效隔离；所述sense-switch型flash开关单元44是通过浮栅多晶硅层04实现了编程/擦除mos管t1与信号传输mos管t2的电荷共享，并通过浮栅腐蚀窗口33实现了不同sense-switch型flash开关单元44共享浮栅的有效隔离。
54.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。