屏蔽栅沟槽场效应晶体管结构的制作方法

1.本实用新型属于半导体器件设计及制造领域，特别是涉及一种屏蔽栅沟槽场效应晶体管结构。


背景技术：

2.随着半导体技术的不断发展，金属氧化物半导体场效应晶体管(mosfet)的结构也得到不断改进。屏蔽栅沟槽场效应晶体管(split gate trench mosfet，简称sgt
‑
mosfet)就是其中的一种改进结构，通过引入屏蔽栅结构降低器件栅漏交叠面积，进而降低栅漏电容，达到提高开关速度，降低器件动态损耗的目的。因此，屏蔽栅沟槽mos器件广泛应用于各类电力电子系统。
3.目前屏蔽栅沟槽场效应晶体管以屏蔽栅与控制栅之间的位置关系分为两种常用结构，第一种是如图1所示的上下结构sgt，其中控制栅30与屏蔽栅31形成于同一深沟槽34中，且控制栅30位于屏蔽栅31的上方，该结构为了使屏蔽栅31和控制栅30之间达到较好的隔离效果，以降低栅源泄漏电流igss，需要hdpcvd工艺沉积高质量氧化膜，且工艺复杂，尤其在中高压应用场合，为了承担较高的击穿电压，需要更深的槽来降低器件导通电阻，进一步加深工艺难度；第二种是如图2所示的左右结构sgt，该结构中在同一深沟槽34中并列形成屏蔽栅31和控制栅30，不需要额外的hdpcvd工艺形成高质量氧化膜，但由于两个控制栅30形成于同一沟槽中，器件存在不同步开启和关断状态。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种屏蔽栅沟槽场效应晶体管结构，用于解决现有技术中上下结构的屏蔽栅沟槽场效应晶体管制备工艺复杂，以及左右结构的屏蔽栅沟槽场效应晶体管存在不同步开启和关断状态等的问题。
5.为实现上述目的及其他相关目的，本实用新型提供一种屏蔽栅沟槽场效应晶体管结构，所述场效应晶体管结构包括：
6.衬底；
7.n型外延层，形成于所述衬底上；
8.间隔设置的第一深沟槽及第二深沟槽，形成于所述n型外延层中；
9.第一bsg材料层及第二bsg材料层，所述第一bsg材料层由下向上填充于所述第一深沟槽的部分区域中，所述第二bsg材料层填充于所述第二深沟槽中；
10.第一p型环形层及第二p型环形层，所述第一p型环形层形成于所述第一bsg材料层的外周，所述第二p型环形层形成于所述第二bsg材料层的外周；
11.栅氧层，形成于所述第一深沟槽剩余部分区域的内壁上；
12.栅极多晶硅层，填充于所述第一深沟槽的剩余部分区域中；
13.p型体区，形成于所述n型外延层中；
14.n型源区，形成于所述p型体区中；
15.介质层，形成于所述n型外延层上，所述介质层中形成有栅极接触孔，所述栅极接触孔填充有金属层以形成栅端；
16.源端，形成于所述p型体区、n型源区及第二深沟槽上；
17.漏端，形成于所述衬底背面。
18.可选地，所述漏端包括依次沉积的钛层、镍层及银层。
19.可选地，所述p型体区的深度不超过所述第一p型环形层。
20.可选地，所述衬底的材料为硅，所述n型外延层的材料为硅，所述栅氧层的材料为氧化硅。
21.可选地，所述第一深沟槽与所述第二深沟槽等深且等间距分布。
22.如上所述，本实用新型的屏蔽栅沟槽场效应晶体管结构，通过将所述第一深沟槽(即为控制栅沟槽)及第二深沟槽(即为屏蔽栅沟槽)设置为在不同的深沟槽中且以相间隔的方式排布，使多个阻值相同的电阻r
ds(on)
形成并联形式，总电阻相当于r
ds(on)
/n，n为元胞个数，极大程度上降低了导通电阻，降低器件静态损耗；第一深沟槽的底部区域中填充有第一bsg材料层，降低了器件栅漏交叠面积，从而降低栅漏电容，进而提高器件开关速度，降低器件动态损耗；当场效应晶体管结构工作在反向耐压模式下时，第一p型环形层及第二p型环形层分别与n型外延层耗尽形成耗尽层，耗尽层在纵向展宽的同时横向展宽，随电压增大，相邻第一深沟槽与第二深沟槽的耗尽层相连通，进一步降低了器件漏源泄漏电流idss，降低器件静态损耗并阻止了软击穿的发生；最后，通过将第一深沟槽(即为控制栅沟槽)及第二深沟槽(即为屏蔽栅沟槽)设置在不同的深沟槽中，避免了晶体管存在不同步开启和关断状态的问题，且工艺步骤简单，成本低。
附图说明
23.图1显示为现有屏蔽栅沟槽场效应晶体管的结构示意图，其中，在同一深沟槽中控制栅位于屏蔽栅的上方。
24.图2显示为现有屏蔽栅沟槽场效应晶体管的结构示意图，其中，在同一深沟槽中屏蔽栅和控制栅并列形成。
25.图3显示为本实用新型的屏蔽栅沟槽场效应晶体管结构的制备工艺流程示意图。
26.图4至图17显示为本实用新型的屏蔽栅沟槽场效应晶体管结构制备过程中各步骤所呈现的剖视结构示意图，其中，图15及图16是基于不同的剖切面呈现的剖视结构示意图，图15显示出栅端的连接方式，图16显示出源端的连接方式，图17还显示为本实用新型的屏蔽栅沟槽场效应晶体管结构的结构示意图。
27.元件标号说明
28.10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
29.11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n型外延层
30.111
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一深沟槽
31.112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二深沟槽
32.113
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一sio2层
33.114
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
sin层
34.115
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二sio2层
35.12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一bsg材料层
36.13
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二bsg材料层
37.14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
bsg材料层
38.15
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅氧层
39.16
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一p型环形层
40.17
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二p型环形层
41.18
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极多晶硅层
42.19
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p型体区
43.20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n型源区
44.21
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介质层
45.22
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极接触孔
46.23
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅端
47.24
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源端
48.25
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏端
49.30
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
控制栅
50.31
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
屏蔽栅
51.32
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n型源区
52.33
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p型体区
53.34
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
深沟槽
54.s1～s8
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
具体实施方式
55.以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
56.请参阅图3至图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可根据实际需要进行改变，且其组件布局型态也可能更为复杂。
57.如图15至图17所示，本实施例提供一种屏蔽栅沟槽场效应晶体管结构，该场效应晶体管结构为n型器件，包括：衬底10；n型外延层11，形成于所述衬底10上；间隔设置的第一深沟槽111及第二深沟槽112(如图6所示)，形成于所述n型外延层11中；第一bsg材料层12及第二bsg材料层13，所述第一bsg材料层12由下向上填充于所述第一深沟槽111的部分区域中，所述第二bsg材料层13填充于所述第二深沟槽112中；第一p型环形层16及第二p型环形层17，所述第一p型环形层16形成于所述第一bsg材料层12的外周，所述第二p型环形层17形成于所述第二bsg材料层13的外周；栅氧层15，形成于所述第一深沟槽111剩余部分区域的内壁上；栅极多晶硅层18，填充于所述第一深沟槽111的剩余部分区域中；p型体区19，形成于所述n型外延层11中；n型源区20，形成于所述p型体区19中；介质层21，形成于所述n型外
延层11上，所述介质层21中形成有栅极接触孔22，所述栅极接触孔22填充有金属层以形成栅端23(如图15所示)；源端24，形成于所述p型体区19、n型源区20及第二深沟槽112上(如图16所示)；漏端25，形成于所述衬底10背面。
58.如上所述，本实施例提出的屏蔽栅沟槽场效应晶体管结构，通过将所述第一深沟槽(即为控制栅沟槽)及第二深沟槽(即为屏蔽栅沟槽)设置为在不同的深沟槽中且以相间隔的方式排布，使多个阻值相同的电阻r
ds(on)
形成并联形式，总电阻相当于r
ds(on)
/n，n为元胞个数，极大程度上降低了导通电阻，降低器件静态损耗；第一深沟槽的底部区域中填充有第一bsg材料层，降低了器件栅漏交叠面积，从而降低栅漏电容，进而提高器件开关速度，降低器件动态损耗；当场效应晶体管结构工作在反向耐压模式下时，第一p型环形层及第二p型环形层与n型外延层耗尽形成耗尽层，耗尽层在纵向展宽的同时横向展宽，随电压增大，相邻第一深沟槽与第二深沟槽的耗尽层相连通，进一步降低了器件漏源泄漏电流idss，降低器件静态损耗并阻止了软击穿的发生；最后，通过将第一深沟槽(即为控制栅沟槽)及第二深沟槽(即为屏蔽栅沟槽)设置在不同的深沟槽中，避免了晶体管存在不同步开启和关断状态的问题。
59.作为示例，所述衬底10的材料选择为硅，所述n型外延层11的材料选择为硅，所述栅氧层15的材料选择为氧化硅。较佳地，所述衬底10选用n++型硅衬底，所述n型外延层11选用n—型硅外延层。
60.如图6所示，作为示例，所述第一深沟槽111与所述第二深沟槽112等深且等间距分布。
61.如图17所示，作为示例，所述p型体区19的深度不超过所述第一p型环形层16，即所述p型体区19在深度方向与所述第一p型环形层16之间不交叠，以降低器件的沟道长度，从而减小沟道电阻。
62.如图17所示，作为示例，所述漏端25一般选择适于制作为电极的金属层，可以为单一金属层也可以为多层金属复合层，例如，所述漏端25可以选择为钛层、镍层及银层的复合层。
63.本实施例还提供一种上述屏蔽栅沟槽场效应晶体管结构的制备方法，但上述场效应晶体管结构的制备方法不以此为限，本实施例只是其中一种示例，任何适于制备上述场效应晶体管结构的制备方法均可。
64.如图3所示，所述制备方法包括以下步骤：
65.如图3及图4所示，首先进行步骤s1，提供衬底10，并于所述衬底10上形成n型外延层11。
66.作为示例，所述衬底10可以为现有常规的半导体衬底，例如硅衬底、锗硅衬底、碳化硅衬底等。较佳地，所述衬底10可选用n++型衬底，所述n型外延层11选用n—型外延层。本实施例中优选所述衬底10为n++型掺杂的硅衬底，所述n型外延层11为n—型掺杂的单晶硅外延层。
67.如图3及图6所示，接着进行步骤s2，于所述n型外延层11中间隔形成第一深沟槽111及第二深沟槽112。所述第一深沟槽111后续会用来形成控制栅，所述第二深沟槽后续会用来形成屏蔽栅。
68.这里需要说明的是，为便于描述本结构，图示中仅示出两个第一深沟槽111及一个
第二深沟槽112的结构，本领域技术人员可容易的获知，在具体应用中，根据实际需要所述衬底10上会形成有若干个第一深沟槽111及若干个第二深沟槽112。
69.如图5及图6所示，作为示例，形成所述第一深沟槽111及所述第二深沟槽112的具体方法包括：
70.s2
‑
1，如图5所示，于所述n型外延层11表面依次生长第一sio2层113、sin层114及第二sio2层115作为硬掩膜。所述第一sio2层113可采用热氧化法形成作为缓冲层，一般厚度介于之间，由于该层比较薄，不能形成良好的阻挡作用，所以需要再生长一层sin层114起主要阻挡作用，该层厚度一般介于之间，由于需要刻蚀形成的沟槽深度较深，一般还需要再生长一层第二sio2层，该层厚度一般介于之间，由该三层材料层形成的ono结构作为刻蚀形成所述第一深沟槽111及所述第二深沟槽112的硬掩膜，可以起到良好的掩蔽作用。
71.s2
‑
2，采用沟槽光刻版进行光刻工艺，并采用干法刻蚀形成所述第一深沟槽111及第二深沟槽112。采用沟槽光刻版进行光刻工艺，对需要挖沟槽的位置进行曝光，该部分没有光刻胶掩蔽，不需要光刻的部分用光刻胶形成掩蔽，再采用干法刻蚀将未被光刻胶掩蔽的部分进行刻蚀，从而形成所述第一深沟槽111及第二深沟槽112。
72.s2
‑
3，如图6所示，去除光刻胶层。
73.如图6所示，作为示例，所述第一深沟槽111与所述第二深沟槽112刻蚀深度相同且等间距分布。具体的刻蚀深度以及间距根据实际需要进行设置，在此不作限制。
74.如图3及图10所示，接着进行步骤s3，由下向上于所述第一深沟槽111的部分区域中填充第一bsg材料层12；于所述第二深沟槽112中填充第二bsg材料层13。
75.如图7至图10所示，作为示例，形成所述第一bsg材料层12及所述第二bsg材料层13的方法包括：
76.s3
‑
1，如图7所示，采用cvd工艺于所述硬掩膜表面沉积bsg(硼硅玻璃)材料层14，以使所述bsg材料层14填充满所述第一深沟槽111及第二深沟槽112。
77.s3
‑
2，如图8所示，采用cmp(化学机械研磨)工艺将所述硬掩膜表面的所述bsg材料层14研磨去除，同时将所述第二sio2层115研磨去除。该cmp工艺不能将sin层114研磨去除，相当于阻挡层被保留下来，后续该sin层114及第一sio2层113作为去除第一深沟槽111中部分bsg材料层14的硬掩膜。
78.s3
‑
3，如图9所示，采用控制栅光刻版进行光刻工艺，并采用湿法腐蚀将所述第一深沟槽111内的部分所述bsg材料层14去除，从而所述第一深沟槽111及所述第二深沟槽112内的所述bsg材料层14分别形成所述第一bsg材料层12及所述第二bsg材料层13。由于实际控制栅沟槽的深度较浅，所以采用sin层114及第一sio2层113作为硬掩膜即可，由于控制栅与屏蔽栅相间隔分布，屏蔽栅上方用光刻胶形成掩蔽，利用具有各向同性的湿法腐蚀将控制栅(即第一深沟槽111)内的所述bsg材料层腐蚀至所需深度，一般地，腐蚀至所述n型外延层11表面以下1μm～2μm之间。
79.s3
‑
4，如图10所示，去除光刻胶层及剩余的所述硬掩膜。
80.如图3及图11所示，接着进行步骤s4，于所述第一深沟槽111剩余部分区域的内壁上形成栅氧层15。
81.作为示例，形成所述栅氧层的具体方法包括：
82.s4
‑
1，采用热氧法生长一层sio2层，以修复去除所述bsg材料层14时带来的缺陷损伤，再用湿法刻蚀去除该sio2层。
83.s4
‑
2，采用cvd工艺于所述第一深沟槽111剩余部分区域的内壁上形成栅氧层15。由于cvd工艺是整面沉积工艺，所以在形成所述栅氧层15时，不仅会在所述第一深沟槽111剩余部分区域的内壁上形成，也会在所述n型外延层11表面形成所述栅氧层15，形成于所述n型外延层11表面形成所述栅氧层15可选择性去除，即可以保留也可以去除，如图11所示选择保留所述n型外延层11表面的所述栅氧层15，其可在后续bsg材料扩散时形成保护结构。采用cvd可形成高质量的栅氧层15，从而可降低器件栅源泄漏电流igss。
84.作为示例，所述栅氧层15的材料选择为氧化硅材料。
85.如图3及图12所示，接着进行步骤s5，将上述结构在氮气氛围下进行退火扩散，使所述第一bsg材料层12及所述第二bsg材料层13中的硼元素分别扩散至所述第一深沟槽111及所述第二深沟槽112外的所述n型外延层11中，以分别形成第一p型环形层16及第二p型环形层17。该步骤利用了bsg材料高温下易扩散特性，可使所述第一bsg材料层12及所述第二bsg材料层13扩散至其外周的n型外延层11中，从而形成周向包裹的第一p型环形层16及第二p型环形层17。
86.另需要说明的是，在本步骤形成于所述n型外延层11表面的所述栅氧层15也可选择性去除，如图12所示选择保留所述n型外延层11表面的所述栅氧层15。
87.如图3及图13所示，接着进行步骤s6，于所述第一深沟槽111的剩余部分区域中填充栅极多晶硅层18。
88.作为示例，形成所述栅极多晶硅层18的具体方法包括：采用cvd工艺于所述n型外延层11表面沉积栅极多晶硅材料，以使所述栅极多晶硅材料填充满所述第一深沟槽111；采用cmp工艺去除所述n型外延层11表面上的栅极多晶硅材料，从而形成所述栅极多晶硅层18。
89.如图3及图14所示，接着进行步骤s7，于所述n型外延层11中形成p型体区19，并于所述p型体区19中形成n型源区20。
90.作为示例，对所述n型外延层11表面进行离子注入p型掺杂物，通常为硼离子(boron)以形成所述p型体区19(p
‑
body)；运用光刻定义出n型源区20(source)，制作阻挡光刻胶，然后离子注入n型掺杂物，通常为砷离子(arsenic)以形成n型源区20。
91.注意，本步骤前，可选择性将形成于所述n型外延层11表面的所述栅氧层15去除。
92.如图3及图15至图17所示，最后进行步骤s8，电极引出步骤，具体包括：于所述n型外延层11上形成介质层21(如图15所示)，于所述介质层21中形成栅极接触孔22，于所述栅极接触孔22中填充金属层形成栅端23(如图15所示)；于所述p型体区19、n型源区20及第二深沟槽112上沉积金属层形成源端24(如图16所示)；于所述衬底10背面形成漏端25(如图17所示)。
93.作为示例，通过cvd工艺于所述n型外延层11上形成所述介质层21；然后旋涂光刻胶；通过光刻和反应离子刻蚀将所述第一深沟槽111上方的部分介质层去除形成所述栅极接触孔22，并于所述栅极接触孔22中填充金属层形成所述栅端23；通过光刻和反应离子刻蚀将所述p型体区19、n型源区20及第二深沟槽112上的介质层去除并填充金属层，形成所述
源端24。
94.作为示例，所述栅极接触孔22延伸至位于所述第一深沟槽111内的所述栅极多晶硅层18中。
95.作为示例，于所述衬底10背面形成所述漏端25之前，还包括背面减薄所述衬底10，并于减薄后的所述衬底10背面制作欧姆接触。
96.本示例的制备方法相比现有技术的上下结构sgt及左右结构sgt来说，工艺步骤简单，成本低。
97.综上所述，本实用新型提供一种屏蔽栅沟槽场效应晶体管结构及其制备方法，通过将所述第一深沟槽(即为控制栅沟槽)及第二深沟槽(即为屏蔽栅沟槽)设置为在不同的深沟槽中且以相间隔的方式排布，使多个阻值相同的电阻r
ds(on)
形成并联形式，总电阻相当于r
ds(on)
/n，n为元胞个数，极大程度上降低了导通电阻，降低器件静态损耗；第一深沟槽的底部区域中填充有第一bsg材料层，降低了器件栅漏交叠面积，从而降低栅漏电容，进而提高器件开关速度，降低器件动态损耗；当场效应晶体管结构工作在反向耐压模式下时，第一p型环形层及第二p型环形层分别与n型外延层耗尽形成耗尽层，耗尽层在纵向展宽的同时横向展宽，随电压增大，相邻第一深沟槽与第二深沟槽的耗尽层相连通，进一步降低了器件漏源泄漏电流idss，降低器件静态损耗并阻止了软击穿的发生；最后，通过将第一深沟槽(即为控制栅沟槽)及第二深沟槽(即为屏蔽栅沟槽)设置在不同的深沟槽中，避免了晶体管存在不同步开启和关断状态的问题，且工艺步骤简单，成本低。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
98.上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。