技术特征：
1.一种垂直鳍式场效应晶体管(100)，其具有：-半导体鳍(14)；-n掺杂源极区(30)；-n掺杂漂移区(10)；-在所述半导体鳍(14)中垂直地在所述源极区(30)与所述漂移区(10)之间布置的n掺杂沟道区；-与所述沟道区水平相邻的至少一个栅极区(24)；-栅极电介质(32)，所述栅极电介质使所述栅极区(24)与所述沟道区电绝缘，其中，所述栅极电介质(32)与所述沟道区之间的界面和/或所述栅极电介质(32)具有负界面电荷；-p掺杂栅极屏蔽区(16)，所述栅极屏蔽区如此布置在所述栅极区(24)下方，使得在垂直投影的情况下，所述栅极屏蔽区(16)至少部分地位于由所述栅极电介质(32)限界的面积内。-源极接触部(28)，所述源极接触部与所述源极区(30)导电连接；以及-在所述栅极区(24)与所述p掺杂栅极屏蔽区(16)之间的导电区(18，20)；-其中，所述p掺杂栅极屏蔽区(16)借助所述导电区(18，20)与所述源极接触部(28)导电连接。2.根据权利要求1所述的垂直鳍式场效应晶体管(100)，其中，所述导电区(18，20)具有多晶硅，和/或具有导电层(18)，所述导电层具有金属或硅化镍。3.根据权利要求1或2所述的垂直鳍式场效应晶体管(100)，其中，所述半导体鳍(14)具有碳化硅和/或氮化镓。4.根据权利要求1至3中任一项所述的垂直鳍式场效应晶体管(100)，其中，所述沟道区具有在50nm至400nm的范围内的宽度，其中，所述沟道区中的掺杂浓度在10
15
cm-3
至10
17
cm-3
的范围内。5.根据权利要求1至4中任一项所述的垂直鳍式场效应晶体管(100)，所述垂直鳍式场效应晶体管此外具有：至少一个传播区(12，12a)，所述传播区比所述漂移区(10)更高地n掺杂。6.根据权利要求5所述的垂直鳍式场效应晶体管(100)，其中，所述至少一个传播区(12，12a)具有第一传播区(12)，所述第一传播区布置在所述栅极屏蔽区(16)的下部区域的下方和周围，并且具有横向地与所述栅极屏蔽区(16)相邻的、在所述第一传播区(12)上方的第二传播区(12a)，其中，所述第二传播区(12a)比所述第一传播区(12)更高地掺杂；其中，可选地，所述第二传播区(12a)伸入所述鳍(14)的下部区域中，尤其伸入与所述导电区(18，20)相邻的区域中。7.一种鳍式场效应晶体管布置，其具有：多个根据权利要求1至4中任一项所述的垂直鳍式场效应晶体管(100)，所述垂直鳍式场效应晶体管彼此平行地布置，使得所述垂直鳍式场效应晶体管的相应的p掺杂栅极屏蔽区(16)在第一方向上延伸。8.根据权利要求7所述的鳍式场效应晶体管布置，所述鳍式场效应晶体管布置此外具
有：多个掩埋p掺杂区(56)，所述掩埋p掺杂区布置在所述p掺杂栅极屏蔽区(16)下方并且与所述p掺杂栅极屏蔽区(16)接触地、彼此平行地布置，并且，所述掩埋p掺杂区在第二方向上延伸，其中，所述第二方向可选地与所述第一方向不同。9.一种用于形成垂直鳍式场效应晶体管(100)的方法，所述方法具有：-在n掺杂半导体区中形成多个沟槽，使得在所述沟槽中的两个沟槽之间分别形成具有n掺杂沟道区的半导体鳍，所述半导体鳍在n掺杂漂移区和n掺杂源极区之间延伸(610)；-对在所述沟槽的相应底部处的半导体区进行p掺杂以形成p掺杂屏蔽区(620)；-在所述沟槽的侧壁上形成电介质层(630)；-将导电材料布置在所述沟槽中，所述导电材料与相应的布置在所述导电材料下方的屏蔽区导电接触(640)；-在所述沟槽中在所述导电材料上方并与所述导电材料电绝缘地分别形成栅极区(24)(650)。10.根据权利要求9所述的方法，其中，导电材料的布置具有：形成导电层，所述导电层具有金属或硅化镍，和/或，在所述沟槽中形成多晶硅区。11.根据权利要求9或10所述的方法，其中，所述沟槽彼此平行地在第一方向上延伸，所述方法此外具有：-形成下部的n掺杂半导体区；-对所述下部的n掺杂半导体区中的至少一个细长区进行p掺杂，所述细长区在第二方向上延伸；-在所述下部的n掺杂半导体区和所述细长区上形成n掺杂半导体区；-其中，所述第一方向与所述第二方向不同；-其中，在所述沟槽的相应底部处的半导体区的p掺杂如此进行，使得p掺杂屏蔽区接触所述细长区。
技术总结
提供一种垂直鳍式场效应晶体管(100)。垂直鳍式场效应晶体管具有：半导体鳍(14)；n掺杂源极区(30)；n掺杂漂移区(10)；在所述半导体鳍(14)中垂直地在所述源极区(30)与所述漂移区(10)之间布置的n掺杂沟道区；与所述沟道区水平相邻的至少一个栅极区(24)；栅极电介质(32)，所述栅极电介质使所述栅极区(24)与所述沟道区电绝缘，其中，所述栅极电介质(32)与所述沟道区之间的界面具有负界面电荷；p掺杂栅极屏蔽区，所述栅极屏蔽区如此布置在所述栅极区(24)下方，使得在垂直投影的情况下，所述栅极屏蔽区位于由所述栅极电介质(32)限界的面积内；源极接触部(28)，所述源极接触部与所述源极区(30)导电连接；以及在所述栅极区(24)与所述n掺杂栅极屏蔽区之间的导电区(18，20)；其中，所述p掺杂栅极屏蔽区借助所述导电区(18，20)与所述源极接触部(28)导电连接。20)与所述源极接触部(28)导电连接。20)与所述源极接触部(28)导电连接。
技术研发人员：A
受保护的技术使用者：罗伯特
技术研发日：2021.02.15
技术公布日：2022/9/30