功率半导体器件的制作方法

本发明涉及一种功率半导体器件和一种用于制造功率半导体器件的方法。

背景技术：

1、大量的系统和应用受益于具有肖特基接触的现代功率半导体器件(所谓的肖特基功率半导体器件)(例如，金属氧化物半导体场效应晶体管(mosfet)器件或绝缘栅双极晶体管(igbt)器件)，从而为静态电气参数和动态电气参数两者提供卓越的整体性能。

2、例如，肖特基mosfet器件不以掺杂的触点区域或井区域(例如，n+掺杂触点或p+掺杂井)为特征。也就是说，此类肖特基功率半导体器件没有冶金结来保护栅极氧化物。

技术实现思路

1、本发明的目的是提供一种具有改进的可靠性的功率半导体器件以及提供一种用于制造此类功率半导体器件的方法。

2、该目的通过独立权利要求的主题来实现。进一步地，实施例从从属权利要求和以下描述中显而易见。

3、本发明的第一方面涉及一种功率半导体器件。功率半导体器件是例如功率mosfet或功率igbt。进一步地，功率半导体器件是例如肖特基功率半导体器件。

4、功率半导体器件是基于例如碳化硅。也就是说，功率半导体器件是例如sic功率mosfet抑或sic功率igbt。

5、根据第一方面的实施例，功率半导体器件包括电极。电极可以包括例如金属或由金属组成。例如，电极是例如以导电的方式可外部接触的电极。

6、电极具有例如主延伸平面。侧向方向平行于主延伸平面对准，并且竖直方向垂直于主延伸平面对准。

7、根据实施例，功率半导体器件包括设置在电极上的第一导电类型的基极层。基极层例如包括半导体材料或由半导体材料组成。示例性地，基极层是外延基极层。例如，基极层包括碳化硅(sic)。碳化硅是硅和碳的化学化合物，属于碳化物的群组。碳化硅是多型材料，其中，一些多型的带隙高达3.33ev(诸如，2h-sic)，从而使sic成为具有宽带隙的半导体。

8、基极层包括例如n型掺杂物，使得第一导电类型为n型导电性。基极层的第一掺杂物的掺杂浓度可以是均匀的。替代地，掺杂浓度可以朝向电极增大，或者掺杂浓度在电极处具有掺杂浓度较高的区域。

9、基极层例如与电极直接接触，或者如果基极层与电极之间没有设置第二导电类型的层，则功率半导体器件是功率mosfet。

10、替代地，设置在基极层上第二导电类型的注入层。例如，注入层布置在基极层与电极之间。在这种情况下，功率半导体器件是例如功率igbt。

11、例如，注入层包括p型掺杂物，使得第二导电类型为p型导电性。替代地，第一导电类型和第二导电类型可以被颠倒。

12、根据实施例，功率半导体器件包括设置在基极层上的至少一个接触层。例如，接触层布置在基极层的背向电极的顶表面上。接触层具有例如在侧向方向上的主延伸方向。接触层是例如以导电的方式可外部接触的。

13、此外，可能的是，在基极层上设置至少两个接触层。在这种情况下，这些接触层彼此间隔开。这些接触层的主延伸方向例如彼此平行延伸。所述至少两个接触层中的一个例如形成为功率mosfet的源极，并且所述至少两个接触层中的另一个例如形成为功率mosfet的漏极。

14、根据实施例，功率半导体器件包括在基极层上和在接触层上设置的栅极触点。例如，栅极触点具有平行于侧向方向的主延伸方向。栅极触点的主延伸方向例如垂直于接触层的主延伸方向延伸。

15、例如，栅极触点包括金属和多晶硅中的至少一者，或者由金属和多晶硅中的至少一者组成。进一步地，栅极触点至少在多个区域中是以导电的方式可外部接触的。

16、根据实施例，功率半导体器件包括在栅极触点与基极层之间以及在接触层与栅极触点之间的绝缘层。例如，栅极层嵌入于绝缘层中。也就是说，除了用于外部接触的区域之外，绝缘层覆盖栅极触点的所有外表面。

17、绝缘层包括例如介电材料。例如，绝缘层是栅极氧化物。例如，绝缘层包括高k介电堆叠。在这种情况下，k介电堆叠包括相对介电常数高于二氧化硅的材料(所谓的高k材料)或由这些材料组成。

18、根据实施例，功率半导体器件包括在基极层内的与第一导电类型不同的第二导电类型的至少一个区。该区例如嵌入于基极层内。在这个背景下，嵌入可以意指该区的顶表面、底表面和至少两个侧表面被基极层覆盖。进一步可能的是，嵌入意指该区的外表面完全被基极层覆盖，例如该区以三维的方式完全被基极层围封。该区可以在沿着侧向方向和竖直方向中的一者的截面中具有三角形、正方形、矩形、圆形、卵形或椭圆形形式。

19、该区包括例如p型掺杂物，使得第二导电类型为p型导电性。替代地，该区包括n型掺杂物，使得第二导电类型为n型导电性。例如，第二导电类型与第一导电类型不同。也就是说，如果基极层包括n型掺杂物，则该区包括p型掺杂物，且反之亦然。

20、根据功率半导体器件的实施例，所述至少一个区被构造和布置为将基极层中产生的峰值电场从栅极触点与基极层之间的绝缘层移走。

21、峰值电场是例如出现暂时和局部强烈地增大或减小中的至少一种情况的电场。例如，此类电场例如是两个指数部分(一个以指数方式增大的部分和另一个以指数方式减小的部分)的组合。

22、例如，第二导电类型的所述至少一个区被成形和布置为使得该区将基极层中产生的峰值电场从栅极触点的绝缘层与基极层的面向栅极触点的区域之间的界面移走。

23、根据功率半导体器件的至少一个实施例，所述至少一个接触层是金属层。示例性地，金属层包括金属或由金属组成。

24、金属层与基极层之间的界面形成例如肖特基接触。选择材料组成(诸如，基极层的掺杂浓度和金属层的功函数)，使得在基极层内的界面的区域中形成耗尽区。

25、替代地，所述至少一个接触层包括半导体材料或由半导体材料组成，该半导体材料具有第一导电性的第一区域和第二导电性的第二区域。在这种情况下，第一区域被配置成用于进行外部接触。第二区域布置在第一区域与漂移层之间。

26、根据功率半导体器件的至少一个实施例，基极层包括平坦(plain)的顶表面，并且所述至少一个金属层在竖直方向上不延伸到基极层中。例如，顶表面背向电极。也就是说，金属层和基极层在竖直方向上彼此不重叠。以这种方式，触点不需要昂贵的植入和激活步骤。

27、根据功率半导体器件的至少一个实施例，基极层包括至少一个凹陷的顶表面，并且在所述至少一个凹陷的顶表面上设置所述至少一个接触层。

28、例如，基极层包括背向电极的条形结构。该条形结构包括顶表面和至少一个侧表面。侧表面将条形结构的顶表面与基极层的凹陷的顶表面连接。条形结构示例性地沿着在侧向方向上的主延伸方向延伸，该主延伸方向垂直于栅极触点的主延伸方向。进一步地，条形结构布置在基极层的中心位置中。

29、例如，条形结构和基极层形成为一件式。也就是说，条形结构是基极层的一部分。根据该实施例，接触层和基极层在竖直方向上彼此重叠。

30、根据功率半导体器件的至少一个实施例，栅极触点和绝缘层中的至少一者在侧向方向上与所述至少一个接触层部分地重叠。

31、根据功率半导体器件的至少一个实施例，栅极触点和绝缘层中的所述至少一者在侧向方向上与所述至少一个接触层的重叠在至少0.001μm与至多3μm之间。例如，栅极触点和绝缘层中的所述至少一者在侧向方向上与所述至少一个接触层的重叠在至少0.2μm与至多2μm之间。

32、根据功率半导体器件的至少一个实施例，所述至少一个区相对于栅极触点在侧向方向上居中设置。例如，如果功率半导体器件包括至少两个接触层，则该区在侧向方向上在接触层之间居中布置。如果仅存在单个区，则该区在侧向方向上具有到这些接触层的相等的距离。

33、该区的居中布置示例性地改进了基极层内的电场的可控性，使得电场然后可以在基极层内对称地延伸。

34、根据功率半导体器件的至少一个实施例，所述至少一个区具有在侧向方向上的主延伸方向，该主延伸方向横向于基极层在侧向方向上的主延伸方向。示例性地，该区的主延伸方向垂直于基极层在侧向方向上的主延伸方向。

35、根据功率半导体器件的至少一个实施例，所述至少一个区在侧向方向上的长度等于所述至少一个接触层的长度。所述至少一个区的长度是例如该区在沿着该区的主延伸方向的侧向方向上的延伸。接触层的长度是例如接触层在沿着接触层的主延伸方向的侧向方向上的延伸。例如，接触层的主延伸方向平行于该区的主延伸方向。

36、另外或替代地，例如，该区的长度等于栅极触点和绝缘层中的至少一者的宽度。栅极触点和绝缘层中的至少一者的宽度是例如栅极触点和绝缘层中的至少一者在垂直于栅极触点和绝缘层中的至少一者的主延伸方向的侧向方向上的延伸。

37、由于该区的此类尺寸所致，器件可以具有改进的电阻，使得器件的电阻足够低。

38、根据功率半导体器件的至少一个实施例，该区与绝缘层之间的距离至多为1μm。该距离是该区与绝缘层之间在竖直方向上的最小距离。可能的是，该区和绝缘层可以彼此直接接触。进一步地，例如，该区与绝缘层之间的距离至多为0.25μm。

39、由于此类距离所致，电场在基极层内在绝缘层的区域中足够低。同时，在距离至多为0.25μm的情况下，该区的制造工作量减少。因此，得以维持基极层的质量。然而，在使用距离至多为1μm的区的情况下，改进了电流散布，因为电流可以更均匀地散布。

40、根据功率半导体器件的至少一个实施例，所述至少一个区包括至少为1015 1/cm3且至多为5x1017 1/cm3的峰值掺杂浓度。例如，该区的掺杂浓度具有作为该区的峰值掺杂浓度的最大值。

41、根据功率半导体器件的至少一个实施例，所述至少一个区包括峰值掺杂浓度，该峰值掺杂浓度是基极层的峰值掺杂浓度的一倍至一百倍。

42、根据功率半导体器件的至少一个实施例，所述至少一个区的厚度至少为0.1μm且至多为1μm。该厚度是该区在竖直方向上的最小延伸。进一步地，该区的厚度例如至少为0.2μm且至多为0.6μm。

43、根据功率半导体器件的至少一个实施例，所述至少一个区在沿着基极层的主延伸方向的侧向方向上具有宽度，该宽度小于栅极触点在沿着基极层的主延伸方向的侧向方向上的长度的40％。基极层的主延伸方向等于栅极触点的主延伸方向。如果该区的宽度小于栅极触点的长度的40％，则通过基极层的电流流动受到阻碍并显著地增加导通状态电阻。由于此类宽度小于40％所致，导通状态电阻的增加可忽略不计。

44、根据至少一个实施例，功率半导体器件包括第二导电类型的至少两个区，其中，所述至少两个区设置在在侧向方向上延伸的公共平面中。

45、根据至少一个实施例，功率半导体器件包括第二导电类型的至少三个区。

46、根据功率半导体器件的至少一个实施例，所述至少三个区在垂直于侧向方向的截面图中形成逆行性廓形(retrograde profile)。逆行性廓形是掺杂廓形，其中，该掺杂廓形的峰值掺杂浓度背向接触层。

47、根据功率半导体器件的至少一个实施例，逆行性廓形的峰值掺杂浓度背向栅极触点。例如，如果功率半导体器件包括所述至少两个接触层，则峰值位于这些接触层之间的中心。例如，在峰值区域中的区布置为在竖直方向上比在不位于峰值处的区域中的区更远离栅极触点。例如，不位于峰值处的区对称地布置在峰值区域中的区周围。

48、例如，这些区可以布置在规则网格的网格点上。网格例如是三角形、矩形或六角形网格。

49、由于这些区根据逆行性廓形的布置所致，电流可以更均匀地散布。

50、例如，所谓的电流死区位于每个区周围。由于扩散所致，此类死区例如小于相应的区。因此，小于单个区的多个区可以比大于所述多个区的单个区更好地散布电流。本发明的第二方面涉及一种用于制造功率半导体器件的方法。优选地，该方法制造上文中所描述的功率半导体器件。因此，结合功率半导体器件公开的所有特征也结合该方法进行了公开，且反之亦然。

51、根据该方法的第二方面的实施例，设置电极。

52、根据该方法的实施例，将第一导电类型的基极层设置在电极上。

53、根据该方法的实施例，将至少一个接触层施加在基极层上。

54、根据该方法的实施例，在基极层和至少一个接触层上施加栅极触点和绝缘层，其中，绝缘层被施加在栅极触点与基极层之间以及在所述至少一个接触层与栅极触点之间。

55、根据该方法的实施例，在基极层内产生第二导电类型的至少一个区，其中，所述至少一个区被构造和布置为将基极层中产生的峰值电场从栅极触点与基极层之间的绝缘层移走。例如，该区是通过在基极层内植入第二导电类型的掺杂物而产生的。随后，例如，在产生的区和相邻基极层的顶部上生长基极层的材料。由于此类过度生长过程所致，该区可以嵌入于基极层内。

56、下文中将参考附图中所图示的示例性实施例来更详细地解释本发明的主题。