半导体结构及其形成方法与流程

1.本发明实施例涉及半导体结构及其形成方法。


背景技术：

2.涉及半导体装置的电子设备对许多现代应用来说是必不可少的。材料及设计的技术进步产生了半导体装置世代，其中每一代包含比上一代更小且更复杂的电路。此按比例缩小过程还增加处理及制造ic的复杂性，且为实现这些进步，需要类似地开发ic处理及制造。例如，已引入例如鳍式场效晶体管(finfet)的三维晶体管来替换平面晶体管。尽管现存finfet装置及制造finfet装置的方法一般已足以满足其预期目的，但其未在所有方面完全令人满意。例如，用金属栅极电极替换多晶硅栅极电极给finfet过程开发带来挑战。期望在此领域有所改进。


技术实现要素：

3.本发明的实施例涉及一种方法，其包括：接收衬底，所述衬底包括放置于其上的牺牲栅极结构，其中所述牺牲栅极结构包括牺牲栅极层及牺牲电介质层；移除所述牺牲栅极层以形成暴露所述牺牲电介质层的栅极沟槽；对由所述栅极沟槽中的所述牺牲电介质层覆盖的所述衬底的一部分执行离子植入；移除所述牺牲电介质层以从所述栅极沟槽暴露所述衬底；在所述栅极沟槽中的所述衬底上方形成界面层；及在所述栅极沟槽中的所述界面层上方形成金属栅极结构。
4.本发明的实施例涉及一种方法，其包括：接收半导体结构，所述半导体结构包括横越鳍状结构且放置于一对间隔件之间的牺牲栅极结构，其中所述牺牲栅极结构包括牺牲栅极层及牺牲电介质层；移除所述牺牲栅极层以暴露所述一对间隔件之间的所述牺牲电介质层；引入多个掺杂剂以形成所述鳍状结构中的掺杂区域及一对掺杂间隔件；从所述鳍状结构的第二部分移除所述牺牲电介质层及所述鳍状结构的第一部分；在所述一对掺杂间隔件之间的所述鳍状结构的所述第二部分上方形成界面层；及在所述一对掺杂间隔件之间的所述界面层上方形成金属栅极结构。
5.本发明的实施例涉及一种半导体结构，其包括：半导体衬底，其具有鳍状结构；界面层，其位于所述半导体衬底上方，具有凹形轮廓；及金属栅极结构，其位于所述界面层上方，所述金属栅极结构包括栅极电介质层、功函数金属层及间隙填充金属层，其中沿基本上平行于所述半导体衬底的上表面的第一方向测量的所述间隙填充金属层的厚度沿基本上垂直于所述半导体衬底的所述上表面的第二方向变化。
附图说明
6.从结合附图来阅读的以下[具体实施方式]最佳理解本发明的实施例的方面。应注意，根据行业标准做法，各种结构未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种结构的尺寸。
[0007]
图1是表示根据本发明的方面的用于形成半导体结构的方法的流程图。
[0008]
图2是说明根据本发明的方面所建构的制造阶段中的半导体结构的示意图。
[0009]
图3到图6是说明根据本发明的方面所建构的不同制造阶段中的半导体结构的剖面图。
[0010]
图7是说明根据本发明的方面所建构的制造阶段中的半导体结构的示意图。
[0011]
图8a是沿类似于图7中的参考剖面a-a及参考剖面b-b的剖面说明的剖面图，且图8b是沿类似于图7中的参考剖面c-c的剖面说明的剖面图。
[0012]
图9是说明根据本发明的方面所建构的制造阶段中的半导体结构的示意图。
[0013]
图10a是沿类似于图9中的参考剖面a-a及参考剖面b-b的剖面说明的剖面图，且图10b是沿类似于图9中的参考剖面c-c的剖面说明的剖面图。
[0014]
图11是说明根据本发明的方面所建构的制造阶段中的半导体结构的俯视图。
[0015]
图12a、图12b、图13a、图13b、图14a、图14b、图15a及图15b说明根据本发明的方面所建构的各种制造阶段中的半导体结构。
[0016]
图16a及图16b说明根据本发明的方面所建构的制造阶段中的半导体结构。
具体实施方式
[0017]
以下公开提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文将描述元件及布置的特定实例以简化本公开。当然，这些仅为实例且不希望具限制性。例如，在以下描述中，使第一构件形成于第二构件上方或第二构件上可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且还可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本公开可在各种实例中重复元件符号及/或字母。此重复是为了简单及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
[0018]
此外，为了方便描述，可在本文中使用空间相关术语(例如“下面”、“下方”、“下”、“上方(above)”、“上方(over)”、“上”、“在...上”及其类似者)来描述一元件或构件与另一(些)元件或构件的关系，如图中所说明。除图中所描绘的定向之外，空间相对术语还希望涵盖装置在使用或操作中的不同定向。可依其它方式定向设备(旋转90度或依其它定向)，且还可因此解译本文中所使用的空间相对描述词。
[0019]
如本文中所使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区域、层及/或区段，这些元件、组件、区域、层及/或区段不应受限于这些术语。这些术语可仅用于使元件、组件、区域、层或区段彼此区分。除非上下文清楚指示，否则本文中所使用的例如“第一”、“第二”及“第三”的术语不隐含序列或顺序。
[0020]
如本文中所使用，术语“近似”、“基本上”、“实质”及“约”用于描述及考虑小变化。当结合事件或情形使用时，术语可涉及其中精确发生所述事件或情形的例子及其中紧密接近地发生所述事件或情形的例子。
[0021]
可通过任何适合方法来图案化鳍片。例如，可使用包含双重图案化或多重图案化过程的一或多个光刻过程来图案化鳍片。一般来说，双重图案化或多重图案化过程组合光刻及自对准过程以允许产生具有(例如)小于原本可使用单个直接光刻过程获得的节距的节距的图案。例如，在实施例中，在衬底上方形成及使用光刻过程图案化牺牲层。使用自对
准过程沿图案化牺牲层形成间隔件。接着移除牺牲层，且接着使用剩余间隔件来图案化鳍片。
[0022]
随着技术节点达成不断缩小尺度，在一些集成电路(ic)设计中，研究人员希望用金属栅极替换多晶硅栅极以通过减小特征大小来提高装置性能。形成金属栅极的方法称为“后栅极(gate-last)”方法，有时称为替换多晶硅栅极(rpg)方法。在rpg方法中，最后制造金属栅极，其允许减少后续操作数目。然而，rpg方法是复杂方法且引起许多问题。
[0023]
例如，就后高k金属栅极(hkmg)操作来说，需要移除多晶硅栅极(还称为虚设栅极或牺牲栅极)以用所要金属栅极替换多晶硅栅极的操作。在移除多晶硅栅极期间，在一些实施例中，不仅移除多晶硅栅极，且还消耗相邻于多晶硅栅极的间隔件，且因此会增大栅极沟槽的大小。随后，要在移除多晶硅栅极之后执行氧化物清洁操作。在氧化物清洁操作期间，会消耗垫电介质层。在一些实施例中，不仅消耗垫电介质层，且还在氧化物清洁操作期间蚀刻相邻于垫电介质层的间隔件，且因此会增大栅极沟槽的大小。栅极沟槽可归因于蚀刻间隔件而具有不均匀侧壁。栅极沟槽可填充有用于形成金属栅极的材料。金属栅极可具有延伸到蚀刻间隔件中的突起。金属栅极的突起(称为金属栅极的“基脚”)会导致栅极长度不均匀性问题。因此，会降低半导体结构的装置性能。
[0024]
因此，提供用于形成半导体结构的方法的实施例。根据实施例，在rpg或后栅极过程中形成半导体结构。根据一些实施例，可在平面装置过程中形成半导体结构。在替代实施例中，可在非平面装置中形成半导体结构。在一些实施例中，用于形成半导体结构的方法包含对垫电介质层下方的衬底引入表面处理。表面处理可促进形成衬底的弯曲上表面。衬底的弯曲上表面可产生用于形成金属栅极的材料的收缩空间。因此，形成于其上的金属栅极可具有较小基脚或可基本上没有基脚。此外，形成于其上的金属栅极可具有较短栅极长度。简言之，用于形成半导体结构的方法缓解栅极长度不均匀性问题，且因此提高半导体结构的装置性能。
[0025]
图1是表示一或多个实施例中根据本发明的方面的用于形成半导体结构20的方法10的流程图。用于形成半导体结构20的方法10包含操作102，其中接收衬底。在一些实施例中，衬底包含放置于其上的牺牲栅极结构。在一些实施例中，衬底包含鳍状结构，且牺牲栅极结构横跨鳍状结构放置。在一些实施例中，牺牲栅极结构包含牺牲栅极层及牺牲电介质层。方法10进一步包含操作104，其中移除牺牲栅极层以形成暴露牺牲电介质层的栅极沟槽。方法10进一步包含操作106，其中对由栅极沟槽中的牺牲电介质层覆盖的衬底的一部分执行离子植入。方法10进一步包含操作108，其中移除牺牲电介质层以从栅极沟槽暴露衬底。方法10进一步包含操作110，其中在栅极沟槽中的衬底上方形成界面层。方法10进一步包含操作112，其中在栅极沟槽中的界面层上方形成金属栅极结构。
[0026]
图2是说明一或多个实施例中根据本发明的方面所建构的制造阶段中的半导体结构20的示意图。如图2中所展示，根据操作102来接收衬底202。衬底202可为例如硅晶片的半导体晶片。替代地或另外，衬底202可包含元素半导体材料、化合物半导体材料或合金半导体材料。元素半导体材料的实例可为(例如但不限于)单晶硅、多晶硅、非晶硅、锗(ge)及/或金刚石。化合物半导体材料的实例可为(例如但不限于)碳化硅(sic)、砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、砷化铟(inas)及/或锑化铟(insb)。合金半导体材料的实例可为(例如但不限于)sige、gaasp、alinas、algaas、gainas、gainp及/或gainasp。
[0027]
衬底202可包含所属领域中已知的取决于设计要求的各种掺杂配置。例如，可在针对不同装置类型(例如n型场效晶体管(nfet)、p型场效晶体管(pfet))设计的区域中的衬底202上形成不同掺杂轮廓(例如n阱、p阱)。适合掺杂可包含掺杂剂的离子植入及/或扩散过程。衬底202具有n型区域202n及p型区域202p。n型区域202n可用于形成例如nmos晶体管(例如nfet)的n型装置。p型区域202p可用于形成例如pmos晶体管(例如pfet)的p型装置。n型区域202n可与p型区域202p物理分离，且任何数目个装置特征(例如其它主动装置、掺杂区域、隔离结构等等)可放置于n型区域202n与p型区域202p之间。衬底202通常具有插入含有不同装置类型的区域的隔离结构(例如浅沟槽隔离(sti)结构)204。
[0028]
在一些实施例中，衬底202可包含通过隔离结构204来彼此电隔离的鳍状结构206。在一些实施例中，鳍状结构206沿第一方向d1延伸。在一些实施例中，鳍状结构206具有从约30纳米到约65纳米的范围内的鳍片高度。鳍状结构206具有放置于n型区域202n中的鳍状结构206n及放置于p型区域202p中的鳍状结构206p。在各种实施例中，鳍状结构206的上部分可由硅锗(sige)、碳化硅、纯锗或基本上纯锗、iii到v族化合物半导体、ii到vi族化合物半导体或其类似者形成。例如，可用于形成iii到v族化合物半导体的材料包含(但不限于)砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化铟镓、砷化铝铟、锑化镓、锑化铝、磷化铝、磷化镓及其类似者。在一些实施例中，鳍状结构206p的上部分可由硅锗(sige)形成，而鳍状结构206n的上部分可由类似于衬底202的材料的材料形成。
[0029]
在一些实施例中，半导体层(其可在后续操作中充当牺牲栅极层209)形成于衬底202上方。在一些实施例中，电介质层(其可在后续操作中充当牺牲电介质层208)可在形成半导体层之前形成。在一些实施例中，半导体层由多晶硅制成，但本公开不限于此。在一些实施例中，电介质层包括氧化硅(sio)，但本公开不限于此。电介质层可经形成以覆盖鳍状结构206的侧壁及鳍状结构206的顶面。在一些实施例中，电介质层由热氧化操作形成。在这些实施例中，电介质层形成于鳍状结构206上方，同时暴露隔离结构204的上表面。
[0030]
半导体层及电介质层经图案化以形成牺牲栅极结构210，如图2中所展示。牺牲栅极结构210包含牺牲栅极层209及牺牲电介质层208。牺牲栅极结构210横跨鳍状结构206放置。在一些实施例中，图案化硬掩模213可形成于半导体层上方用于界定牺牲栅极结构210的位置及尺寸。在一些实施例中，图案化硬掩模213可包含氮化硅(sin)，但本公开不限于此。图案化硬掩模213可包含单层结构或多层结构。例如，图案化硬掩模213可为图2中所展示的双层结构，但本公开不限于此。在一些实施例中，双层图案化硬掩模213可包含第一图案化层213a及第二图案化层213b。第一图案化层213a及第二图案化层213b可包含相同材料或不同材料，其取决于不同实施方案。此外，第一图案化层213a及第二图案化层213b的厚度可不同。例如，第一图案化层213a的厚度可小于第二图案化层213b的厚度。
[0031]
牺牲栅极结构210沿不同于第一方向d1的第二方向d2延伸。例如，第二方向d2可垂直于第一方向d1。另外，第一方向d1及第二方向d2在相同水平面中。牺牲栅极结构210覆盖鳍状结构206的一部分，如图2中所展示。换句话说，牺牲栅极结构210至少部分放置于鳍状结构206上方，且下伏于牺牲栅极结构210的鳍状结构206的部分可称为沟道区域。牺牲栅极结构210还可将鳍状结构206的源极/漏极区域界定为(例如)相邻于沟道区域且在沟道区域的对置侧上的鳍状结构206的部分。
[0032]
图3到图6是说明一或多个实施例中根据本发明的方面所建构的不同制造阶段中
的半导体结构20的剖面图。此外，图3到图6是沿类似于图2中的参考剖面i-i(n型区域202n)及参考剖面ii-ii(p型区域202p)的剖面说明的剖面图。参考图3，间隔件212形成于牺牲栅极结构210的侧壁上方。牺牲栅极结构210可放置于一对间隔件212之间。间隔件212可通过保形地沉积一或多个绝缘材料及随后蚀刻所述绝缘材料来形成。所述绝缘材料可由例如氧化硅、氮化硅、碳氮化硅、氧碳氮化硅、其组合或其类似者的低k电介质材料形成，其可由例如化学气相沉积(cvd)、等离子体增强化学气相沉积(pecvd)、原子层沉积(ald)或其类似者的保形沉积过程形成。所述绝缘材料在被蚀刻时部分留在牺牲栅极结构210及图案化硬掩模213的侧壁上(因此形成间隔件212)。在蚀刻之后，间隔件212可具有笔直侧壁(如图中所说明)或可具有弯曲侧壁(图中未说明)。
[0033]
参考图4，源极/漏极(s/d)结构218形成于鳍状结构206中。s/d结构218形成于鳍状结构206中，使得每一牺牲栅极结构210放置于s/d结构218的相应相邻对之间。在一些实施例中，s/d结构218可延伸到鳍状结构206中且还可穿透鳍状结构206。在一些实施例中，s/d结构218是应变s/d结构。在这些实施例中，可移除从牺牲栅极结构210暴露的鳍状结构206的部分，借此可获得多个凹槽。可执行外延生长操作以在鳍状结构206的凹槽中形成应变材料。在一些实施例中，s/d结构218的顶面可高于鳍状结构206的顶面。在一些实施例中，在形成源极/漏极(s/d)结构218之前执行回蚀操作。可执行回蚀操作以蚀刻间隔件212的一部分，使得间隔件212之间用于形成源极/漏极(s/d)结构218的开口212o扩大。
[0034]
s/d结构218的材料可经选择以在相应沟道区域中施加应力。在一些实施例中，s/d结构218的晶格常数可不同于衬底202的晶格常数及鳍状结构206的晶格常数。在一些实施例中，s/d结构218可包含ge、sige、inas、ingaas、insb、gasb、inalp、inp或其组合，但本公开不限于此。在一些实施例中，间隔件212用于使s/d结构218与牺牲栅极结构210分离适当横向距离，使得s/d结构218不使所得finfet的随后形成栅极短路。
[0035]
参考图5，电介质材料层220形成于衬底202上方。电介质材料层220可沉积于s/d结构218、间隔件212、隔离结构204及图案化硬掩模213(如果存在)或牺牲栅极结构210上方。电介质材料层220可由电介质材料形成，且可由例如cvd、等离子体增强cvd(pecvd)或fcvd的任何适合方法沉积。可接受的电介质材料可包含磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂磷硅酸盐玻璃(bpsg)、未掺杂硅酸盐玻璃(usg)或其类似者。可使用由任何可接受过程形成的其它绝缘材料。在一些实施例中，电介质材料层220可称为层间电介质(ild)。
[0036]
替代地或另外，接触蚀刻停止层(cesl)222在形成电介质材料层220之前形成于衬底202上方。cesl 222可沉积于s/d结构218、间隔件212、隔离结构204及图案化硬掩模213(如果存在)或牺牲栅极结构210上方。cesl 222可形成于电介质材料层220与s/d结构218、间隔件212、隔离结构204及图案化硬掩模213(如果存在)或牺牲栅极结构210之间。cesl 222可包括具有低于电介质材料层220的材料的蚀刻速率的电介质材料，例如氮化硅、氧化硅、氮氧化硅或其类似者。
[0037]
参考图6，可执行例如化学机械平坦化(cmp)操作的平坦化过程以使电介质材料层220的顶面与图案化硬掩模213(如果存在)的顶面或牺牲栅极结构210的顶面齐平。平坦化过程还可移除牺牲栅极结构210上的图案化硬掩模213及沿图案化硬掩模213的侧壁的间隔件212的部分。在平坦化过程之后，形成包含电介质材料层220及cesl 222的电介质结构
230。在平坦化过程之后，牺牲栅极结构210、间隔件212及电介质结构230的顶面是共面的(在过程变化内)。因此，牺牲栅极结构210的牺牲栅极层209的顶面通过电介质结构230暴露。在一些实施例中，电介质结构230具有鳍状结构206上方的厚度，其中电介质结构230的厚度在从约30纳米到约65纳米的范围内。
[0038]
在一些实施例中，牺牲栅极结构210可通过操作104到112中所描述的操作用金属栅极结构250替换，但本公开不限于此。
[0039]
图7是说明一或多个实施例中根据本发明的方面所建构的制造阶段中的半导体结构20的示意图。此外，图8a是沿类似于图7中的参考剖面a-a(n型区域202n)及参考剖面b-b(p型区域202p)的剖面说明的剖面图，且图8b是沿类似于图7中的参考剖面c-c的剖面说明的剖面图。参考图7、图8a及图8b，根据操作104，移除牺牲栅极层209以形成暴露牺牲电介质层208的栅极沟槽210h。在一些实施例中，如图7中所展示，栅极沟槽210h进一步暴露隔离结构204。在一些实施例中，如图8b中所展示，由牺牲电介质层208覆盖的鳍状结构206从栅极沟槽210h的底部突出。
[0040]
参考图8b，栅极沟槽210h可由沿剖面c-c的绝缘结构214界定。在一些实施例中，栅极沟槽210h由电介质结构230及间隔件212包围。在这些实施例中，绝缘结构214可为电介质结构230或间隔件212。在一些实施例中，电介质结构230、间隔件212及其它结构(即，切割多晶硅(cpo)结构)可统称为绝缘结构214。在一些实施例中，沿剖面c-c的绝缘结构214可充当用于界定牺牲栅极结构210的位置及尺寸的图案。在一些实施例中，绝缘结构214可包含电介质材料。
[0041]
在一些实施例中，当形成非平面装置时，通过图9、图10a、图10b及图11中所描述的操作来对牺牲电介质层208(如果存在)下方的鳍状结构206引入例如离子植入900(下文将更详细讨论)的表面处理，但本公开不限于此。在其它实施例中，当形成平面装置时，通过类似于图9、图10a、图10b及图11中所描述的操作的操作来对牺牲电介质层208(如果存在)下方的衬底202引入例如离子植入900的表面处理。
[0042]
图9是说明一或多个实施例中根据本发明的方面所建构的制造阶段中的半导体结构20的示意图。图10a是沿类似于图9中的参考剖面a-a(n型区域202n)及参考剖面b-b(p型区域202p)的剖面说明的剖面图，且图10b是沿类似于图9中的参考剖面c-c的剖面说明的剖面图。此外，图11是说明一或多个实施例中根据本发明的方面所建构的制造阶段中的半导体结构20的俯视图。
[0043]
参考图9、图10a及图10b，根据操作106，对由栅极沟槽210h中的牺牲电介质层208(如果存在)覆盖的鳍状结构206的一部分执行离子植入900。在一些实施例中，离子植入900可称为表面处理，其在栅极沟槽210h中的牺牲电介质层208(如果存在)下方的鳍状结构206上方执行。在一些实施例中，当形成平面装置时，在衬底202上方执行离子植入900。在一些实施例中，在移除牺牲电介质层208之前执行离子植入900。在一些实施例中，当在移除牺牲电介质层208之前执行离子植入900时，牺牲电介质层208经配置为用于减轻离子植入900的轰击能量的缓冲层。在替代实施例中，可在移除牺牲电介质层208之后执行离子植入900。在这些实施例中，可直接对鳍状结构206或衬底202执行离子植入900。
[0044]
离子植入900的能量应较小或在一范围内，使得离子植入900不会损坏牺牲电介质层208下方的鳍状结构206的沟道区域。在一些实施例中，离子植入900的能量在从约0.1kev
到约2kev的范围内。在一些实施例中，如果离子植入900的能量大于2kev，那么离子植入900的掺杂剂可穿透鳍状结构206的沟道区域。在这些实施例中，牺牲电介质层208下方的鳍状结构206会遭受严重损坏。因此，会降低半导体结构20的装置性能。在一些实施例中，如果离子植入900的能量低于0.1kev，那么离子植入900的掺杂剂可能无法到达牺牲电介质层208下方的鳍状结构206。在这些实施例中，鳍状结构206上方的表面处理可能不足以解决栅极长度不均匀性问题。
[0045]
在一些实施例中，离子植入900包含氟化处理过程或氟离子植入。在一些实施例中，氟化处理过程的气体源包含氟化硼(bf2)。在一些实施例中，氟化硼的剂量范围在从约5
×
10
14
个离子/cm2到约5
×
10
15
个离子/cm2的范围内。在一些实施例中，氟化硼的能量在从约0.1kev到约1.5kev的范围内。在一些实施例中，氟化硼的操作温度在从约0摄氏度到约50摄氏度的范围内。在一些实施例中，氟化硼的操作温度约为室温。在一些实施例中，氟化处理过程的气体源包含氟化硅(sif3)。在一些实施例中，氟化硅的剂量范围在从约1
×
10
14
个离子/cm2到约2
×
10
15
个离子/cm2的范围内。在一些实施例中，氟化硅的能量在从约0.5kev到约2kev的范围内。在一些实施例中，氟化硅的操作温度在从约100摄氏度到约200摄氏度的范围内。在一些实施例中，氟化硅的操作温度是约150摄氏度。
[0046]
离子植入900可经配置以破坏鳍状结构206的原子之间的键合。换句话说，离子植入900的掺杂剂可破坏鳍状结构206的原子之间的键合。例如，离子植入900的氟掺杂剂可破坏鳍状结构206的硅原子之间的键合。在离子植入900的处理之后，鳍状结构206的原子可具有悬空键。在一些实施例中，来自离子植入900的掺杂剂可与具有悬空键的鳍状结构206的原子配对。例如，离子植入900的氟掺杂剂可与具有悬空键的鳍状结构206的硅原子配对。可在鳍状结构206与牺牲电介质层208之间形成具有式si
xfy
的氟化硅化合物。在一些实施例中，消耗鳍状结构206的至少一部分以形成氟化硅化合物。在一些实施例中，具有悬空键的鳍状结构206的原子的至少一部分不与来自离子植入900的掺杂剂配对。在其它实施例中，当形成平面装置时，离子植入900可经配置以破坏衬底202的原子之间的键合。在这些实施例中，在离子植入900的处理之后，衬底202的原子可具有悬空键。
[0047]
参考图10a，在一些实施例中，离子植入900可经配置以在鳍状结构206中形成掺杂区域206f。在一些实施例中，由离子植入900引入的掺杂剂(即，氟掺杂剂)在鳍状结构206中形成掺杂区域206f。在一些实施例中，鳍状结构206的掺杂区域206f中的氟掺杂剂的浓度可基本上恒定。在一些其它实施例中，掺杂区域206f中的氟掺杂剂的浓度可沿深度方向变化。举例来说，掺杂区域206f中的氟掺杂剂的浓度可沿深度方向从远离衬底202的上表面增大到接近衬底202的底面。掺杂区域206f中的氟掺杂剂的浓度可沿深度方向从上表面减小到底面。在一些实施例中，掺杂区域206f中的氟掺杂剂的浓度可依连续方式或依多阶段方式沿深度方向变化。
[0048]
在一些实施例中，还可在离子植入900期间将掺杂剂(即，氟掺杂剂)引入到间隔件212。在一些实施例中，离子植入900可经配置以形成掺杂间隔件212。在一些实施例中，在离子植入900之后，间隔件212的顶部部分可包含氟掺杂剂。在一些实施例中，间隔件212的顶部部分中的氟掺杂剂的浓度可基本上恒定。在一些其它实施例中，间隔件212中的氟掺杂剂的浓度可沿深度方向变化。在一些实施例中，间隔件212的顶部部分中的氟掺杂剂的浓度大于间隔件212的侧壁部分中的氟掺杂剂的浓度。在一些实施例中，间隔件212中的氟掺杂剂
可促进减小间隔件212的k值(介电常数)。在一些实施例中，在离子植入900之后，间隔件212包含减小k值。换句话说，掺杂间隔件212可具有减小介电常数。在一些实施例中，间隔件212的k值可下降约3％到约5％。在一些实施例中，间隔件212中的氟掺杂剂的浓度基本上小于掺杂区域206f中的氟掺杂剂的浓度。
[0049]
在一些实施例中，还可在离子植入900期间将掺杂剂引入到电介质结构230。在一些实施例中，在离子植入900之后，电介质结构230的顶部部分可包含氟掺杂剂。在一些实施例中，离子植入900可经配置以形成掺杂电介质结构230。在一些实施例中，电介质结构230的顶部部分中的氟掺杂剂的浓度可基本上恒定。在一些其它实施例中，电介质结构230中的氟掺杂剂的浓度可沿深度方向变化。在一些实施例中，电介质结构230的顶部部分中的氟掺杂剂的浓度可基本上相同于间隔件212的顶部部分中的氟掺杂剂的浓度。在一些实施例中，电介质结构230的顶部部分中的氟掺杂剂的浓度可基本上相同于鳍状结构206的掺杂区域206f中的氟掺杂剂的浓度。
[0050]
仍参考图10a，鳍状结构206的中心区域206c及包围中心区域206c的鳍状结构206的外围区域206a可经历不同程度的离子植入900。例如，由于鳍状结构206的外围区域206a相邻于间隔件212，所以归因于掩模效应，较少氟掺杂剂能够到达鳍状结构206的外围区域206a。相比来说，鳍状结构206的中心区域206c未由间隔件212遮蔽，因此，鳍状结构206的中心区域206c可遭受更多离子植入900。在一些实施例中，更多氟化硅化合物可形成于鳍状结构206的中心区域206c中且更少氟化硅化合物可形成于鳍状结构206的外围区域206a中。在一些实施例中，消耗鳍状结构206的中心区域206c中的更多硅原子以形成氟化硅化合物，且消耗鳍状结构206的外围区域206a中的更少硅原子以形成氟化硅化合物。在一些实施例中，由于源极/漏极(s/d)结构218受电介质结构230保护，所以离子植入900对源极/漏极(s/d)结构218的影响基本上很小。
[0051]
参考图10b，鳍状结构206的侧壁及顶面可基本上经历相同程度的离子植入900，因为在参考剖面c-c中，鳍状结构206未由间隔件212或绝缘结构214遮蔽。换句话说，可将相等数目个氟掺杂剂引入到鳍状结构206的侧壁及顶面。在一些实施例中，形成于鳍状结构206的侧壁上的氟化硅化合物的量可基本上等于形成于鳍状结构206的顶面上的氟化硅化合物的量。在一些实施例中，鳍状结构206的侧壁上经消耗以形成氟化硅化合物的硅原子的数目与鳍状结构206的顶面上经消耗以形成氟化硅化合物的硅原子的数目基本上相同。在一些其它实施例中，鳍状结构206的侧壁及顶面可经历不同程度的离子植入900。在这些实施例中，鳍状结构206的顶部部分中的氟掺杂剂的浓度可大于鳍状结构206的侧壁部分中的氟掺杂剂的浓度。在一些实施例中，鳍状结构206的顶部部分中的氟掺杂剂的浓度基本上相同于电介质结构230中的氟掺杂剂的浓度。在一些实施例中，鳍状结构206的侧壁部分中的氟掺杂剂的浓度基本上相同于间隔件212中的氟掺杂剂的浓度。
[0052]
在一些实施例中，还可在离子植入900期间将掺杂剂引入到绝缘结构214。在一些实施例中，在离子植入900之后，绝缘结构214可包含氟掺杂剂。在一些实施例中，离子植入900可经配置以形成掺杂绝缘结构214。在一些实施例中，绝缘结构214中的氟掺杂剂的浓度可基本上恒定。在一些其它实施例中，绝缘结构214中的氟掺杂剂的浓度可沿深度方向变化。在一些实施例中，绝缘结构214中的氟掺杂剂的浓度可基本上相同于间隔件212中的氟掺杂剂的浓度。在一些实施例中，鳍状结构206的侧壁部分中的氟掺杂剂的浓度基本上相同
于绝缘结构214中的氟掺杂剂的浓度。
[0053]
参考图11，离子植入900可具有不同入射角，其取决于不同实施方案。例如，以鳍状结构206的中心为原点，且可参考八个罗盘方向(即，0度、45度、90度、135度、180度、225度、270度及315度)对鳍状结构206执行离子植入900。在一些实施例中，如区域900a中所展示，从0度的方向及180度的方向对鳍状结构206n(206)执行离子植入900。在一些实施例中，如区域900b中所展示，从90度的方向及270度的方向对鳍状结构206n(206)执行离子植入900。在一些实施例中，如区域900c中所展示，从45度的方向、135度的方向、225度的方向及315度的方向对鳍状结构206n(206)执行离子植入900。在一些实施例中，如区域900d中所展示，从0度的方向、90度的方向、180度的方向及270度的方向对鳍状结构206执行离子植入900。
[0054]
图12a到图15b说明一或多个实施例中根据本发明的方面所建构的各种制造阶段中的半导体结构20。此外，图12a、图13a、图14a及图15a是沿类似于图9中的参考剖面a-a(n型区域202n)及参考剖面b-b(p型区域202p)的剖面说明的剖面图。图12b、图13b、图14b及图15b是沿类似于图9中的参考剖面c-c的剖面说明的剖面图。
[0055]
参考图12a，移除牺牲电介质层208。在一些实施例中，根据操作108，移除牺牲电介质层208以从栅极沟槽210h暴露衬底202的鳍状结构206。在一些实施例中，从鳍状结构206移除牺牲电介质层208可形成鳍状结构206的弯曲上表面206u。由于离子植入900可在鳍状结构206与牺牲电介质层208之间形成氟化硅化合物，所以氟化硅化合物可在移除牺牲电介质层208时一起移除以留下鳍状结构206的弯曲上表面206u。换句话说，离子植入900的表面处理可促进形成鳍状结构206的弯曲上表面206u。鳍状结构206的弯曲上表面206u可产生用于随后形成金属栅极结构的材料的收缩空间。在一些实施例中，在移除牺牲电介质层208之后，鳍状结构206的掺杂区域206f的至少一部分留在鳍状结构206中。在一些实施例中，在移除牺牲电介质层208之后，牺牲电介质层208的至少一部分留在鳍状结构206的侧壁表面、间隔件212的侧壁表面与隔离结构204的上表面之间产生的拐角处。
[0056]
参考图12b，移除牺牲电介质层208可形成收缩鳍状结构206。例如，由于离子植入900可在鳍状结构206的侧壁及顶面上方形成氟化硅化合物，所以氟化硅化合物可在移除牺牲电介质层208时一起移除以留下收缩鳍状结构206。
[0057]
参考图13a，根据操作110，在栅极沟槽210h中的衬底202的鳍状结构206上方形成界面层(il)240。在一些实施例中，il 240覆盖栅极沟槽210h中的鳍状结构206的部分。在一些实施例中，il 240可仅覆盖鳍状结构206，而间隔件212或电介质结构230未由il 240覆盖。在一些实施例中，il 240保形地形成于鳍状结构206上方。因此，il 240可具有类似于鳍状结构206的弯曲上表面206u的形状的弯曲顶面。参考图13b，il 240可覆盖鳍状结构206的顶面及侧壁。
[0058]
在一些实施例中，il 240由化学氧化形成。在一些实施例中，il 240由湿式氧化形成。il 240可通过迫使氧化剂扩散到鳍状结构206中且与鳍状结构206反应来形成。在一些实施例中，il 240并入从鳍状结构206消耗的硅及从环境或氧化剂供应的氧。在一些实施例中，il 240向下生长到鳍状结构206中且向上生长出鳍状结构206。il 240可包含例如sio或sion的含氧化物材料。在一些实施例中，il 240通过使具有悬空键的鳍状结构206的硅原子与氧原子配对来形成。氧化剂的实例可为(例如但不限于)h3po4、nh4oh、hcl、h2o2及/或o3。
[0059]
在一些其它实施例中，il 240可由例如化学气相沉积(cvd)、原子层沉积(ald)或
其类似者的沉积过程形成。il 240可由例如氧化硅的含氧化物材料形成，但不限于此。在这些实施例中，可形成il 240来覆盖鳍状结构206、间隔件212、电介质结构230及绝缘结构214。在一些实施例中，il 240保形地形成于鳍状结构206、间隔件212、电介质结构230及绝缘结构214上方。il 240存在于鳍状结构206、间隔件212、电介质结构230及绝缘结构214上方可产生用于随后形成金属栅极结构的材料的收缩空间。例如，由于il 240形成于间隔件212的侧壁上方，所以鳍状结构206上方的间隔件212之间的空间减小。此外，隔离结构204上方的间隔件212之间的空间也减小。因此，随后形成的金属栅极结构在鳍状结构206上方可具有较小基脚或可基本上没有基脚。此外，随后形成的金属栅极结构在隔离结构204上方可具有较小基脚或可基本上没有基脚。
[0060]
在一些实施例中，当牺牲电介质层208的至少一部分留在鳍状结构206的侧壁表面、间隔件212的侧壁表面与隔离结构204的上表面之间的拐角处时，il 240还可形成于牺牲电介质层208的部分上方。因此，牺牲电介质层208的部分可插入鳍状结构206、间隔件212、隔离结构204与il 240之间。
[0061]
在一些实施例中，如图13a中所展示，il 240的厚度240t可沿基本上垂直于衬底202的上表面202t的方向获得一致的测量结果。在一些实施例中，il 240的厚度可在约10.5埃到约11.5埃的范围内。在一些比较实施例中，当省略操作106时，il的厚度可为约10埃。离子植入900可促进形成鳍状结构206的悬空键。因此，归因于通过执行离子植入900来增加鳍状结构206的悬空键，本实施例的il 240的厚度可比比较实施例增大。
[0062]
在一些实施例中，il 240的弯曲上表面可产生用于形成金属栅极结构250的材料的收缩空间。因此，随后形成的金属栅极结构250可具有较小基脚或可基本上没有基脚。因此，用于形成半导体结构20的方法10缓解栅极长度不均匀性问题，且可提高半导体结构20的装置性能。
[0063]
在一些实施例中，根据操作112，在栅极沟槽210h中的il 240上方形成金属栅极结构250。在一些实施例中，金属栅极结构250由图14a、图14b、图15a及图15b中所描述的操作形成，但本公开不限于此。金属栅极结构250可具有放置于n型区域202n中的金属栅极结构250n及放置于p型区域202p中的金属栅极结构250p。
[0064]
参考图14a及图14b，形成金属栅极结构250进一步包含在栅极沟槽210h中的il 240上方形成栅极电介质层252。在一些实施例中，栅极电介质层252可包含单层结构或多层结构。例如，栅极电介质层252可为图14a及图14b中所展示的双层结构，但本公开不限于此。在一些实施例中，双层栅极电介质层252可包含第一高k电介质层252a及第二高k电介质层252b。第一高k电介质层252a及第二高k电介质层252b可包含具有(例如)大于热氧化硅的介电常数(约3.9)的高介电常数的高k电介质材料。高k电介质材料可包含氧化铪(hfo2)、氧化锆(zro2)、氧化镧(la2o3)、氧化铝(al2o3)、氧化钛(tio2)、氧化钇(y2o3)、钛酸锶(srtio3)、氮氧化铪(hfoxny)、其它适合金属氧化物或其组合。第一高k电介质层252a及第二高k电介质层252b可包含不同高k电介质材料。例如，第一高k电介质层252a可包含氧化铪，而第二高k电介质层252b可包含氧化铝及氧化镧。在一些实施例中，栅极电介质层252保形地形成于il 240上方。因此，栅极电介质层252可具有类似于il 240的弯曲顶面的形状的弯曲顶面。在一些实施例中，栅极电介质层252的厚度沿基本上垂直于衬底202的上表面202t的方向测量结果是一致。
[0065]
仍参考图14a及图14b，形成金属栅极结构250进一步包含在栅极沟槽210h中的栅极电介质层252上方形成功函数金属层254及256。在一些实施例中，在形成栅极电介质层252之后，在p型区域202p中的栅极电介质层252上形成功函数金属层254，且在n型区域202n中的栅极电介质层上形成功函数金属层256。功函数金属层254及功函数金属层256可包含单层结构或多层结构。针对p型区域202p，功函数金属层254可包含tialc、al、tial、tan、taalc、tin、tic或co的单层或这些材料中的两者或两者以上的多层，但不限于此。针对n型区域202n，功函数金属层256可包含tan、taalc、tin、tic、co、tial、hfti、tisi或tasi的单层或这些材料的两者或两者以上的多层，但不限于此。在一些实施例中，功函数金属层254及256分别依序形成于p型区域202p及n型区域202n中的栅极电介质层252上方。在一些实施例中，功函数金属层254及256分别同时形成于p型区域202p及n型区域202n中的栅极电介质层252上方。在一些实施例中，功函数金属层254及256保形地形成于栅极电介质层252上方。因此，功函数金属层254及256可具有类似于栅极电介质层252的弯曲顶面的形状的弯曲顶面。在一些实施例中，功函数金属层254的厚度沿基本上垂直于衬底202的上表面202t的方向测量结果是一致。在一些实施例中，功函数金属层256的厚度沿基本上垂直于衬底202的上表面202t的方向测量结果是一致。
[0066]
参考图15a及图15b，形成金属栅极结构250进一步包含在功函数金属层254及256上方形成间隙填充金属层258以填充栅极沟槽210h。针对p型区域202p，间隙填充金属层258形成于功函数金属层254上。针对n型区域202n，间隙填充金属层258形成于功函数金属层256上。间隙填充金属层258包含低电阻的任何可接受材料。例如，间隙填充金属层258可由例如ru、co、al、cu、alcu、w、其组合或其类似者的金属形成，但不限于上述材料。间隙填充金属层258可由ald、cvd、pvd或其类似者沉积。在一些实施例中，间隙填充金属层258由非保形过程沉积。例如，间隙填充金属层258依间隙填充方式沉积。间隙填充金属层258可完全填充栅极沟槽210h的剩余部分。由于功函数金属层254及256具有弯曲顶面，所以间隙填充金属层258可具有弯曲底面。
[0067]
在一些实施例中，可执行例如cmp的平坦化过程以移除栅极电介质层252、功函数金属层254、256及间隙填充金属层258的多余部分，所述多余部分位于电介质结构230的顶面上方。在完成平坦化过程之后，栅极电介质层252、功函数金属层254、256及间隙填充金属层258、电介质结构230及间隔件212的顶面是共面的(在过程变化内)。针对p型区域202p，栅极沟槽210h中的栅极电介质层252、功函数金属层254及间隙填充金属层258的剩余部分形成金属栅极结构250p。针对n型区域202n，栅极沟槽210h中的栅极电介质层252、功函数金属层256及间隙填充金属层258的剩余部分形成金属栅极结构250n。在以下描述中，金属栅极结构250p及金属栅极结构250n可统称为金属栅极结构250。
[0068]
在一些实施例中，沿基本上平行于衬底202的上表面202t的方向d3测量之间隙填充金属层258的厚度258t沿基本上垂直于衬底202的上表面202t的方向d4变化。另外，方向d3可平行于第一方向d1。在一些实施例中，间隙填充金属层258具有中心部分258c及包围中心部分258c的外围部分258p。在一些实施例中，从横越鳍状结构206的剖面图看，中心部分258c的底面低于外围部分258p的底面。在一些实施例中，金属栅极结构250具有鳍状结构206上方的高度，其中高度是沿基本上垂直于衬底202的上表面202t的方向d4测量。在一些实施例中，金属栅极结构250的高度在从约10纳米到约20纳米的范围内。
[0069]
图16a及图16b说明一或多个实施例中根据本发明的方面所建构的制造阶段中的半导体结构20。此外，图16a是沿类似于图9中的参考剖面a-a的剖面说明的剖面图，且图16b是沿类似于图9中的参考剖面c-c的剖面说明的剖面图。
[0070]
参考图16a及图16b，应了解，衬底202可包含各种装置区域，例如核心逻辑区域202c及输入/输出区域202i。各种装置区域可包含各种装置。例如，核心逻辑区域202c可包含逻辑装置且输入/输出区域202i可包含i/o fet装置。还应了解，不同装置可能需要不同元件。在一些实施例中，当需要i/o fet装置时，牺牲电介质层208可充当界面层(il)。换句话说，牺牲电介质层208在衬底202的第一区域(例如核心逻辑区域202c)中被移除且在衬底202的第二区域(例如输入/输出区域202i)中保留。可在衬底202的第一区域(例如核心逻辑区域202c)中执行所说明的栅极替换过程，且可在衬底202的第二区域(例如输入/输出区域202i)中执行其中不移除牺牲电介质层208的另一栅极替换过程。
[0071]
在一些实施例中，如图16a中所展示，核心逻辑区域202c中的il 240具有凹形轮廓。在一些实施例中，il 240的凹形轮廓可界定低于鳍状结构206(或衬底202)的上表面的上边界240u。在一些实施例中，输入/输出区域202i中的界面层(即，牺牲电介质层208)具有高于鳍状结构206(或衬底202)的上表面的上边界208u。在一些实施例中，输入/输出区域202i中的界面层(即，牺牲电介质层208)的厚度大于核心逻辑区域202c中的il 240的厚度。
[0072]
在本公开中，用于形成半导体结构的方法包含对牺牲电介质层下方的鳍状结构引入表面处理。表面处理可促进形成鳍状结构(或衬底)的悬空键。在一些实施例中，形成于鳍状结构上方的界面层的厚度可比其中不涉及表面处理的比较实施例增大。界面层的厚度归因于增加鳍状结构(或衬底)的悬空键而增大。表面处理还可促进形成鳍状结构的弯曲上表面。鳍状结构的弯曲上表面可产生用于形成金属栅极的材料的收缩空间。因此，形成于其上的金属栅极可具有较小基脚或可基本上没有基脚。此外，形成于其上的金属栅极可具有较短栅极长度。因此，可提高半导体结构的装置性能。
[0073]
在一些实施例中，一种方法包含：接收衬底，所述衬底包括放置于其上的牺牲栅极结构，其中所述牺牲栅极结构包括牺牲栅极层及牺牲电介质层；移除所述牺牲栅极层以形成暴露所述牺牲电介质层的栅极沟槽；对由所述栅极沟槽中的所述牺牲电介质层覆盖的所述衬底的一部分执行离子植入；移除所述牺牲电介质层以从所述栅极沟槽暴露所述衬底；在所述栅极沟槽中的所述衬底上方形成界面层；及在所述栅极沟槽中的所述界面层上方形成金属栅极结构。
[0074]
在一些实施例中，一种方法包含：接收半导体结构，所述半导体结构包括横越鳍状结构且放置于一对间隔件之间的牺牲栅极结构，其中所述牺牲栅极结构包括牺牲栅极层及牺牲电介质层；移除所述牺牲栅极层以暴露所述一对间隔件之间的所述牺牲电介质层；引入多个掺杂剂以形成所述鳍状结构中的掺杂区域及一对掺杂间隔件；从所述鳍状结构的第二部分移除所述牺牲电介质层及所述鳍状结构的第一部分；在所述一对掺杂间隔件之间的所述鳍状结构的所述第二部分上方形成界面层；及在所述一对掺杂间隔件之间的所述界面层上方形成金属栅极结构。
[0075]
在一些实施例中，一种半导体结构包含：半导体衬底，其具有鳍状结构；界面层，其位于所述半导体衬底上方，具有凹形轮廓；及金属栅极结构，其位于所述界面层上方，所述金属栅极结构包括栅极电介质层、功函数金属层及间隙填充金属层，其中沿基本上平行于
所述半导体衬底的上表面的第一方向测量的所述间隙填充金属层的厚度沿基本上垂直于所述半导体衬底的所述上表面的第二方向变化。
[0076]
上文已概述若干实施例的结构，使得所属领域的技术人员可较佳理解本发明的方面。所属领域的技术人员应了解，其可易于将本公开用作用于设计或修改其它过程及结构以实施相同目的及/或实现本文中所引入的实施例的相同优点的基础。所属领域的技术人员还应意识到，这些等效建构不应背离本发明的精神及范围，且其可在不背离本发明的精神及范围的情况下对本文作出各种改变、替代及更改。
[0077]
符号说明
[0078]
10:方法
[0079]
20:半导体结构
[0080]
102:操作
[0081]
104:操作
[0082]
106:操作
[0083]
108:操作
[0084]
110:操作
[0085]
112:操作
[0086]
202:衬底
[0087]
202c:核心逻辑区域
[0088]
202i:输入/输出区域
[0089]
202n:n型区域
[0090]
202p:p型区域
[0091]
202t:上表面
[0092]
204:隔离结构
[0093]
206:鳍状结构
[0094]
206a:外围区域
[0095]
206c:中心区域
[0096]
206f:掺杂区域
[0097]
206n:鳍状结构
[0098]
206p:鳍状结构
[0099]
206u:弯曲上表面
[0100]
208:牺牲电介质层
[0101]
208u:上边界
[0102]
209:牺牲栅极层
[0103]
210:牺牲栅极结构
[0104]
210h:栅极沟槽
[0105]
212:间隔件
[0106]
212o:开口
[0107]
213:图案化硬掩模
[0108]
213a:第一图案化层
[0109]
213b:第二图案化层
[0110]
214:绝缘结构
[0111]
218:源极/漏极(s/d)结构
[0112]
220:电介质材料层
[0113]
222:接触蚀刻停止层(cesl)
[0114]
230:电介质结构
[0115]
240:界面层(il)
[0116]
240t:厚度
[0117]
240u:上边界
[0118]
250:金属栅极结构
[0119]
250n:金属栅极结构
[0120]
250p:金属栅极结构
[0121]
252:栅极电介质层
[0122]
252a:第一高k电介质层
[0123]
252b:第二高k电介质层
[0124]
254:功函数金属层
[0125]
256:功函数金属层
[0126]
258:间隙填充金属层
[0127]
258c:中心部分
[0128]
258p:外围部分
[0129]
258t:厚度
[0130]
900:离子植入
[0131]
900a:区域
[0132]
900b:区域
[0133]
900c:区域
[0134]
900d:区域
[0135]
d1:第一方向
[0136]
d2:第二方向
[0137]
d3:方向
[0138]
d4:方向。