LDMOS器件及其制备方法与流程

ldmos器件及其制备方法
技术领域
1.本发明涉及半导体集成电路领域，特别是涉及一种ldmos器件及其制备方法。


背景技术：

2.soi(silicon on insulator)是指绝缘体上硅技术。soi工艺技术是一种全介质隔离技术，mos等器件制作在顶层硅膜上，顶层硅膜和衬底之间有一层氧化层作为隔离。该技术可彻底消除传统体硅工艺的闩锁效应，寄生电容小，具有高速、低功耗、高集成度及高可靠性等优点。
3.然而，如图1所示，目前常规的功率ldmos器件采用平面型栅极分布，仅具有单一的导电沟道，从而使得电流密度无法有效提升；而且，传统ldmos器件的漏端为硅表面高浓度n型掺杂，并通过金属电极引出，从而使得器件存在导电面积小，导通电阻大的缺点。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种ldmos器件及其制备方法，用于解决现有的ldmos器件导电面积小、导通电阻大的问题。
5.为实现上述目的及其他相关目的，本发明提供一种ldmos器件的制备方法，所述方法包括：
6.提供一具有漂移区及阱区的soi衬底，所述soi衬底由底部衬底层、中间埋氧层及顶部半导体层叠加而成，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；
7.于所述漂移区内形成第一沟槽栅极及第二沟槽栅极，所述第一沟槽栅极与所述第二沟槽栅极分别形成于所述阱区的两侧；
8.于所述漂移区内形成漏区，所述漏区形成于所述第一沟槽栅极远离所述阱区的一侧，包括漏极沟槽及形成于所述漏极沟槽底部及侧壁的漏极接触区；
9.于所述阱区的表层中形成至少一个源区。
10.可选地，于所述漂移区内形成所述漏区的方法包括：
11.利用刻蚀工艺刻蚀所述顶部半导体层以形成所述漏极沟槽；
12.通过离子注入工艺于所述漏极沟槽的底部及侧壁进行离子注入以形成所述漏极接触区。
13.可选地，所述漏极接触区的离子掺杂类型与所述漂移区的离子掺杂类型相同，且其离子掺杂浓度大于所述漂移区的离子掺杂浓度。
14.可选地，通过离子注入工艺形成所述源区，且所述源区的离子掺杂类型与所述漏极接触区的离子掺杂类型相同。
15.可选地，所述源区的数目为2，且间隔排布于所述阱区内，并分别与所述第一沟槽栅极及所述第二沟槽栅极相贴设置。
16.可选地，所述方法还包括通过离子注入工艺于所述阱区的表层中形成体区引出区
的步骤，其中，所述体区引出区形成于所述源区之间，且与所述源区相贴设置，其离子掺杂类型与所述源区的离子掺杂类型相反。
17.可选地，所述方法还包括通过离子注入工艺于所述阱区下方形成载流子存储层的步骤。
18.可选地，所述载流子存储层的离子掺杂类型与所述源区的离子掺杂类型相同，且其离子掺杂浓度小于所述源区的离子掺杂浓度。
19.可选地，利用同一掩膜版制备所述载流子存储层及所述源区。
20.可选地，于所述漂移区内形成所述第一沟槽栅极及所述第二沟槽栅极的方法包括：
21.利用刻蚀工艺刻蚀预设深度的所述顶部半导体层以于所述阱区的两侧形成第一沟槽及第二沟槽，其中，所述第一沟槽的宽度大于所述第二沟槽的宽度；
22.于所述第一沟槽及所述第二沟槽内填充氧化层；
23.去除所述第一沟槽内预设宽度的所述氧化层，并漏出所述第一沟槽靠近所述阱区一侧的侧壁，且在其底部预留预设厚度的所述氧化层；
24.去除所述第二沟槽内的所述氧化层，并对所述第二沟槽下方的所述顶部半导体层继续进行刻蚀直至漏出所述中间埋氧层；
25.于所述第一沟槽所漏出的侧壁及其内未被去除的所述氧化层表面形成栅氧化层并于所述第一沟槽内填充多晶硅层，同时于所述第二沟槽的底部和侧壁形成所述栅氧化层并于所述第二沟槽内填充所述多晶硅层。
26.可选地，所述方法还包括于位于所述第一沟槽栅极远离所述阱区一侧的所述漂移区的表面形成sipos钝化层的步骤，且所述sipos钝化层延伸至部分所述漏区的表面。
27.相应地，本发明还提供一种ldmos器件，所述器件包括：
28.soi衬底，所述soi衬底由底部衬底层、中间埋氧层以及顶部半导体层叠加而成；
29.漂移区及阱区，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；
30.第一沟槽栅和第二沟槽栅，形成所述阱区的两侧；
31.至少一个源区，形成于所述阱区的表层中；
32.漏区，形成于所述第一沟槽栅远离所述阱区的一侧，包括漏极沟槽及漏极接触区。
33.可选地，所述器件包括体区引出区，形成于所述阱区的表层中，且在所述源区的数目为2时，形成于所述源区之间。
34.可选地，所述器件包括载流子存储层，形成于所述阱区的下方。
35.可选地，所述器件包括sipos钝化层，形成于位于所述第一沟槽栅极远离所述阱区一侧的所述漂移区的表面，且所延伸至部分所述漏区的表面。
36.如上所述，本发明的一种ldmos器件及其制备方法，通过于所述漂移区内形成沟槽型的漏区，并于所述漏区形成漏区接触区(n+接触区)，使得ldmos器件的漏区电流面积增加，有效减少了导通电阻；通过设置2个沟槽栅极以形成两条纵向的导电沟道，电流密度增加，使得电流导通电阻减小；通过于所述阱区的下方设置载流子存储层可进一步降低导通电阻。
37.元件标号说明
38.100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
soi衬底
39.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
底部衬底层
40.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
中间埋氧层
41.103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
顶部半导体层
42.110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漂移区
43.120
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阱区
44.121
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源区
45.122
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
体区引出区
46.210
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一沟槽栅极
47.211
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一沟槽
48.220
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二沟槽栅极
49.221
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二沟槽
50.300
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏区
51.310
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏区沟槽
52.320
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏极接触区
53.400
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氧化层
54.500
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅氧化层
55.600
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
多晶硅层
56.700
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
载流子存储层
57.800
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
sipos钝化层
58.900
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属层
附图说明
59.图1显示为现有的一种ldmos器件结构示意图。
60.图2显示为本发明的ldmos器件制备方法流程图。
61.图3～图12显示为本发明的ldmos器件制备过程的剖面结构的示意图。
具体实施方式
62.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
63.请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
64.如图2所示，本实施提供一种ldmos器件的制备方法，所述方法包括：
65.提供一具有漂移区110及阱区120的soi衬底100，所述soi衬底100由底部衬底层101、中间埋氧层102及顶部半导体层103叠加而成，所述漂移区110形成于所述顶部半导体
层103内，所述阱区120形成于所述漂移区110的表层中；
66.于所述漂移区110内形成第一沟槽栅极210及第二沟槽栅极220，所述第一沟槽栅极210与所述第二沟槽栅极220分别形成于所述阱区120的两侧；
67.于所述阱区120的表层中形成至少一个源区121；
68.于所述漂移区110内形成漏区300，所述漏区300形成于所述第一沟槽栅极210远离所述阱区120的一侧，包括漏极沟槽310及形成于所述漏极沟槽310底部及侧壁的漏极接触区320。
69.下面结合图3至图12对本实施提供的ldmos器件的制备方法进行说明。
70.如图3及图4所示，提供一具有漂移区110及阱区120的soi衬底100，所述soi衬底100由底部衬底层101、中间埋氧层102及顶部半导体层103叠加而成，所述漂移区110形成于所述顶部半导体层103内，所述阱区120形成于所述漂移区110的表层中。
71.如图3所示，本实施例中，所述底部衬底层101为n型衬底，所述中间埋氧层102为二氧化硅层，所述顶部半导体层103为硅层。所述中间埋氧层102可用于承担ldmos器件的纵向耐压，因此，可根据器件的耐压需求确定所述中间埋氧层102的厚度。
72.如图4所示，本实施例中，通过离子注入工艺在所述顶部半导体层103内进行离子注入以形成所述漂移区110；通过离子注入工艺于所述漂移区110的表层中进行离子注入以形成所述阱区120。本实施例中，所述漂移区110内注入的掺杂离子为第一导电类型，所述第一导电类型为n型；所述阱区120内注入的掺杂离子为第二导电类型，所述第二导电类型为p型。
73.如图5～图9所示，于所述漂移区110内形成第一沟槽栅极210及第二沟槽栅极220，所述第一沟槽栅极210与所述第二沟槽栅极220分别形成于所述阱区120的两侧。
74.具体的，于所述漂移区110内形成所述第一沟槽栅极210及所述第二沟槽栅极220的方法包括：
75.利用刻蚀工艺刻蚀预设深度的所述顶部半导体层103以于所述阱区120的两侧形成第一沟槽211及第二沟槽221，其中，所述第一沟槽211的宽度大于所述第二沟槽221的宽度；
76.于所述第一沟槽211及所述第二沟槽221内填充氧化层400；
77.去除所述第一沟211槽内预设宽度的所述氧化层400，并漏出所述第一沟槽211靠近所述阱区120一侧的侧壁，且在其底部预留预设厚度的所述氧化层400；
78.去除所述第二沟槽221内的所述氧化层400，并对所述第二沟槽221下方的所述顶部半导体层103继续进行刻蚀直至漏出所述中间埋氧层102；
79.于所述第一沟槽211所漏出的侧壁及其内未被去除的所述氧化层400表面形成栅氧化层500并于所述第一沟槽211内填充多晶硅层600，同时于所述第二沟槽221的底部和侧壁形成所述栅氧化层500并于所述第二沟槽221内填充所述多晶硅层600。
80.本实施例中，可通过刻蚀工艺刻蚀所述顶部半导体层103以同步形成所述第一沟槽211及所述第二沟槽221。当然，所述第一沟槽211及所述第二沟槽221也可以分别进行制备，这对本实施例没有影响。在所述第一沟槽211及所述第二沟槽221内形成所述氧化层400时，利用化学机械研磨工艺将所述氧化层400进行磨平。所述氧化层400的材质包括二氧化硅。
81.本实施例中，所述第一沟槽211的宽度大于所述第二沟槽221的宽度，形成于所述第一沟槽211内的所述氧化层400的宽度大于形成于所述第二沟槽221内的所述氧化层400的宽度，因此，在去除所述第二沟槽221内的所述氧化层400时可同步去除所述第一沟槽211内相同宽度的所述氧化层400(也即是去除预设宽度的所述氧化层400)。又由于所述栅氧化层500的形成条件比较苛刻，因此，在去除所述第一沟槽211内预设宽度的所述氧化层400时，将所述第一沟槽211内靠近所述阱区120一侧的侧壁漏出，从而实现于所述第二沟槽221内形成所述栅氧化层500的目的。本实施例中，通过炉管热氧化工艺形成所述栅氧化层500，且形成的所述栅氧化层500与所述氧化层400的材质相同。
82.本实施例通过设置2个沟槽栅极(第一沟槽栅极210及第二沟槽栅极220)，使得ldmos器件具有两条纵向的导电沟道，电流导通电阻减小，器件电流密度增加，进而使得器件的性能得到提升。而且，所述第一沟槽栅极210中所述氧化层400的宽度与ldmos器件的耐压规格有关，可根据不同器件的耐压需求对所述氧化层400的宽度进行定义，以使其适用于各种ldmos应用场合。
83.如图10所示，于所述漂移区110内形成漏区300，所述漏区300形成于所述第一沟槽栅极210远离所述阱区120的一侧，包括漏极沟槽310及形成于所述漏极沟槽310底部及侧壁的漏极接触区320。
84.具体的，于所述漂移区110内形成所述漏区300的方法包括：利用刻蚀工艺刻蚀所述顶部半导体层103以形成所述漏极沟槽310；通过离子注入工艺于所述漏极沟槽310的底部及侧壁进行离子注入以形成所述漏极接触区320。
85.作为示例，所述漏极接触区320的离子掺杂类型与所述漂移区110的离子掺杂类型相同，且其离子掺杂浓度大于所述漂移区110的离子掺杂浓度。
86.本实施例中，所述漏区接触区320与所述源区121可利用同一掩膜版进行制备。所述漏极接触区320与所述漂移区110的离子掺杂类型为第一导电类型，所述第一导电类型为n型。本实施例通过在所述漏区300形成所述漏区接触区320使得漏区300电流面积增加，因此可有效减少导通电阻。
87.如图11所示，于所述阱区120的表层中形成至少一个源区121。
88.具体的，通过离子注入工艺形成所述源区121，且所述源区121的离子掺杂类型与所述漏极接触区320的离子掺杂类型相同。本实施例中，所述源区121的离子掺杂浓度与所述漏极接触区320的离子掺杂浓度可相同。
89.作为示例，所述源区121的数目为2，且间隔排布于所述阱区120内，并分别与所述第一沟槽栅极210及所述第二沟槽栅极220相贴设置。
90.具体的，所述方法还包括通过离子注入工艺于所述阱区120的表层中形成体区引出区122的步骤，其中，所述体区引出区122形成于所述源区121之间，且与所述源区121相贴设置，其离子掺杂类型与所述源区121的离子掺杂类型相反。本实施例中，所述体区引出区122的离子掺杂类型为p型，所述源区121的离子掺杂类型为n型。
91.具体的，所述方法还包括通过离子注入工艺于所述阱区120下方形成载流子存储层700的步骤。
92.作为示例，所述载流子存储层700的离子掺杂类型与所述源区121的离子掺杂类型相同，且其离子掺杂浓度小于所述源区121的离子掺杂浓度。
93.作为示例，利用同一掩膜版制备所述载流子存储层700及所述源区121。
94.本实施例中，所述载流子存储层700(carrier storage)与所述源区121可利用同一掩膜版进行制备，本实施例中，所述载流子存储层700的数目为2，且2个所述载流子存储层700间隔设置并分别与所述第一沟槽栅极210及所述第二沟槽栅极220相贴设置。所述载流子存储层700可有效降低导通电阻。
95.具体的，所述方法还包括于位于所述第一沟槽栅极210远离所述阱区120一侧的所述漂移区110的表面形成sipos钝化层800的步骤，且所述sipos钝化层800延伸至部分所述漏区300的表面。
96.本实施例中，通过沉积工艺形成所述sipos钝化层800，所述sipos钝化层800的材质包括半绝缘多晶硅(semi-insulating polycrystalline silicon)，可有效屏蔽外电场，有效保护硅衬底的表面能态，提升器件的耐压性能。而且采用半绝缘多晶硅sipos技术受工艺波动影响小，利于工艺控制，器件的耐压性和可靠性得到保证。
97.进一步的，所述方法还包括形成金属层900的步骤。所述金属层900填充于所述漏极沟槽310内，并形成于所述第一沟槽栅极210、所述第二沟槽栅极220、所述源区121及所述体区引出区122的表面。
98.本实施例中，填充于所漏极沟槽310内的所述金属层900形成漏区欧姆接触，通过金属连线工艺引出。所述第一沟槽栅极210及所述第二沟槽栅极220的表面形成的所述金属层900作为栅极，所述第一沟槽栅极210与所述第二沟槽栅极220通过接触孔连接到所述栅极，并通过金属连线工艺并联引出；所述发射极接触区121及所述体区引出区122的表面形成金属层900作为发射极，所述发射极接触区121及所述体区引出区122通过接触孔连接到所述发射极，并通过金属连线工艺引出。
99.相应地，本实施还提供一种ldmos器件，所述器件包括：
100.soi衬底100，所述soi衬底100由底部衬底层101、中间埋氧层102以及顶部半导体层103叠加而成；
101.漂移区110及阱区120，所述漂移区110形成于所述顶部半导体层103内，所述阱区120形成于所述漂移区110的表层中；
102.第一沟槽栅210和第二沟槽栅220，形成所述阱区120的两侧；
103.至少一个源区121，形成于所述阱区120的表层中；
104.漏区300，形成于所述第一沟槽栅210远离所述阱区120的一侧，包括漏极沟槽310及漏极接触区320。
105.具体的，所述器件包括体区引出区122，形成于所述阱区120的表层中，且在所述源区121的数目为大于等于2时，形成于所述源区121之间。
106.具体的，所述器件包括载流子存储层700，形成于所述阱区120的下方。
107.具体的，所述器件包括sipos钝化层800，形成于位于所述第一沟槽栅极210远离所述阱区120一侧的所述漂移区110的表面形成sipos钝化层800，且所延伸至部分所述漏区300的表面。
108.进一步地，所述器件还包括金属层900，所述金属层900填充所述漏极沟槽310，并形成于所述第一沟槽栅极210、所述第二沟槽栅极220、所述源区121及所述体区引出区122的表面。
109.综上所述，本发明的一种ldmos器件及其制备方法，通过于所述漂移区内形成沟槽型的漏区，并于所述漏区形成漏区接触区(n+接触区)，使得ldmos器件的漏区电流面积增加，有效减少了导通电阻；通过设置2个沟槽栅极以形成两条纵向的导电沟道，电流密度增加，使得电流导通电阻减小；通过于所述阱区的下方设置载流子存储层可进一步降低导通电阻。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
110.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。