NLDMOS器件、NLDMOS器件的制备方法及芯片与流程

nldmos器件、nldmos器件的制备方法及芯片
技术领域
1.本发明涉及半导体技术领域，具体地涉及一种nldmos器件、nldmos器件的制备方法及芯片。


背景技术：

2.ldmos（laterally diffused metal oxide semiconductor，横向扩散金属氧化物半导体）具有耐高压、大电流驱动能力和低功耗等特点，其被广泛应用在电源管理电路。bcd（bipolar-cmos-dmos）工艺中，ldmos与cmos（complementary metal oxide semiconductor，互补金属氧化物半导体）集成在同一芯片及工艺流程中，可大幅降低功率耗损，从而提高系统性能，节省电路的封装费用，并具有更好的可靠性，这也给此类工艺的芯片电路在设计时更多的选择空间。ldmos器件在沟道区和漂移区的条件与cmos的现有工艺条件共享的前提下，其导通电阻与击穿电压（bv）存在矛盾关系，往往无法满足ldmos器件的目标，即，高耐压和低导通电阻，或者给定的工作电压下提供最低的导通电阻。
3.目前，通过增加沟道和漂移区的长度或降低漂移区掺杂浓度来提高击穿电压，但是这样会增加ldmos器件的面积和导通电阻。也就是说，现有的ldmos器件的击穿电压和导通电阻互相限制，只能在导通电阻和击穿电压之间取得一个平衡点。


技术实现要素：

4.本发明的目的是提供一种nldmos器件、nldmos器件的制备方法及芯片，其有效地改善了击穿电压和导通电阻互相矛盾的问题，能够提高nldmos器件的击穿电压并且降低nldmos器件的导通电阻。
5.为了实现上述目的，本发明第一方面提供一种nldmos器件，所述nldmos器件包括：衬底；设于所述衬底上的p型体区与n型漂移区；设于所述n型漂移区上的具有特定开口的场氧化层；以及设于所述p型体区与所述场氧化层上的栅极，其中，所述特定开口的一侧超过所述栅极同侧的外沿，位于所述特定开口内的所述场氧化层的厚度在预设范围内。
6.优选地，位于所述特定开口内的所述场氧化层的厚度相同。
7.优选地，所述特定开口的横向长度占所述场氧化层的横向长度的比例为预设比例。
8.优选地，所述nldmos器件还包括：设于所述n型漂移区上的第一p型埋层，其中，所述第一p型埋层的位置与所述特定开口的位置相对应。
9.优选地，所述nldmos器件还包括：设于所述衬底上的第二p型埋层，其中，所述第二p型埋层连接所述p型体区与所述n型漂移区。
10.优选地，所述nldmos器件还包括：设于所述衬底上的第一高压n型阱区，其中，所述p型体区与所述n型漂移区设于所述第一高压n型阱区上；或者设于所述衬底上的第二高压n型阱区、n型隔离层与第三高压n型阱区，其中，所述第二高压n型阱区、所述n型隔离层与所述第三高压n型阱区形成包围所述p型体区与所述n型漂移区的隔离空间。
11.优选地，所述nldmos器件还包括：设于所述n型漂移区上的n型重掺杂区，其中，所述场氧化层的一侧与所述n型重掺杂区相接。
12.优选地，所述衬底为p型衬底。
13.通过上述技术方案，本发明创造性地在场氧化层上设置开口，该开口的一侧延伸超过栅极的相应一侧的外沿，并且所述场氧化层在开口区域的厚度基本均匀，也就是说，通过优化场氧化层的厚度分布来提高栅极的电场调制能力，从而降低栅极覆盖区域的表面电场，进而可实现同时提高击穿电压且降低导通电阻的目的。
14.本发明第二方面提供一种nldmos器件的制备方法，所述制备方法包括：形成衬底；在所述衬底上形成p型体区与n型漂移区；在所述n型漂移区上形成具有特定开口的场氧化层；以及在所述p型体区与所述场氧化层上形成栅极，其中，所述特定开口的一侧超过所述栅极同侧的外沿，位于所述特定开口内的所述场氧化层的厚度在预设范围内。
15.优选地，所述制备方法还包括：通过特定掩膜版在所述n型漂移区上形成第一p型埋层，相应地，所述在所述n型漂移区上形成具有特定开口的场氧化层包括：在所述n型漂移区上形成初始场氧化层；以及通过所述特定掩膜版在所述初始场氧化层上形成所述特定开口，以获取具有所述特定开口的所述场氧化层，其中，所述第一p型埋层的位置与所述特定开口的位置相对应。
16.本发明第三方面提供一种芯片，该芯片包括所述的nldmos器件。
17.本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
18.附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：图1是本发明一实施例提供的nldmos器件的结构示意图；图2是本发明一实施例提供的nldmos器件的制备方法的流程图；以及图3至图7是本发明一实施例提供的nldmos器件的制备过程中的结构示意图。
具体实施方式
19.以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
20.图1是本发明一实施例提供的nldmos器件的结构示意图。如图1所示，所述nldmos器件可包括：衬底101；设于所述衬底上的p型体区106与n型漂移区105；设于所述n型漂移区105上的具有特定开口的场氧化层108；以及设于所述p型体区106与所述场氧化层108上的栅极111，其中，所述特定开口的一侧（例如，右侧）超过所述栅极111同侧（例如，右侧）的外沿，位于所述特定开口内（即，位于abcd区域内）的所述场氧化层的厚度在预设范围内。
21.其中，所述场氧化层108可为locos场氧化层。所述栅极111（例如，多晶硅栅极）填充所述场氧化层（例如，locos场氧化层）108的开口。
22.其中，所述衬底101可为p型衬底，或者p型衬底与p型外延层。
23.发明人经研究发现，当所述ldmos器件的漏端电压较高时，由于栅极111的外沿（即
场板终端）作用，电场强度的一峰值位于所述场氧化层108与所述n型漂移区105的交界区中的对应于栅极111外沿的区域。在本实施例中，将栅极111的外沿设置在场氧化层的开口区域内，并且使得对应于开口区域的场氧化层的厚度基本均匀（即该区域内的场氧化层的厚度在预设范围内），可提高栅极的电场调制能力，从而降低栅极覆盖区域的表面电场，进而可实现同时提高击穿电压且降低导通电阻的目的。
24.在优选实施例中，位于所述特定开口内的所述场氧化层的厚度相同。由此，可通过进一步优化场氧化层的厚度分布来提高栅极的电场调制能力，从而进一步降低栅极覆盖区域的表面电场，进而可实现同时提高击穿电压且降低导通电阻的目的。
25.发明人经理论研究、仿真模拟和实验验证得出以下结论：栅极的电场调制能力依赖于所述特定开口的宽度（即横向长度，ab或cd的长度）占所述场氧化层的横向长度的比例，由此可通过设置合适的开口宽度来提高栅极的电场调控能力。由此，在一实施例中，所述特定开口的横向长度占所述场氧化层的横向长度的比例为预设比例，从而可更有效地提高栅极的电场调制能力。其中，所述预设比例可为[1/10,1/2]中的任一者。当然，本发明并不限于上述范围内的比例，通过合理微调得到的范围内的比例也是可行的。
[0026]
在一实施例中，所述nldmos器件还可包括：设于所述n型漂移区上的第一p型埋层103，其中，所述第一p型埋层103的位置与所述特定开口（即，abcd区域）的位置相对应。
[0027]
发明人经研究发现，在漂移区内设置p型埋层能有效增加漂移区的耗尽，降低漂移区表面电场，从而能提高nldmos器件的击穿电压和降低nldmos器件的导通电阻。并且，若p型埋层的位置与场氧化层的开口位置相匹配，则在制备nldmos器件的工艺过程中，仅可通过同一张掩膜版即可形成场氧化层的开口与p型埋层，故可节省掩膜版的成本，同时可通过与场氧化层的开口位置相匹配的p型埋层可进一步降低漂移区表面电场，从而能提高nldmos器件的击穿电压和降低nldmos器件的导通电阻。
[0028]
在一实施例中，所述nldmos器件还可包括：设于所述衬底101上的第二p型埋层104，其中，所述第二p型埋层104连接所述p型体区106与所述n型漂移区105。所述第二p型埋层104能够增加漂移区的耗尽，降低表面电场（形成resurf结构），最终可提高器件的击穿电压。
[0029]
在一实施例中，所述nldmos器件还可包括：设于所述衬底101上的第一高压n型阱区102，其中，所述p型体区106与所述n型漂移区105设于所述第一高压n型阱区102上。
[0030]
也就是说，所述p型体区106与所述n型漂移区105设于所述第一高压n型阱区102上，而不是直接设于所述衬底101上，当然，其他各层/各区（例如第二p型埋层104）也是相应地设于所述第一高压n型阱区102上。与上述其他实施例（所述p型体区106与所述n型漂移区105直接设于所述衬底上）相比，当器件受到外部或寄生电感影响时衬底会产生足够大的正向偏压，由于本实施例中的第一高压n型阱区102将p型体区106、第二p型埋层104和所述衬底101隔离，因此抑制电子从漏极注入衬底，进而抑制闩锁效应（latch-up）和其他可靠性问题。
[0031]
在一实施例中，所述nldmos器件还可包括：设于所述衬底101上的第二高压n型阱区（未示出）、n型隔离层（未示出）与第三高压n型阱区（未示出），其中，所述第二高压n型阱区、所述n型隔离层与所述第三高压n型阱区形成包围所述p型体区106与所述n型漂移区105的隔离空间。
[0032]
与上一实施例（所述第一高压n型阱区102隔离p型体区106与n型漂移区105）相比，本实施例中的n型隔离层掺杂浓度高其抑制闩锁效应效果更好，与此同时减少了第一高压n型阱区102可以有效降低导通电阻。
[0033]
在一实施例中，所述nldmos器件还可包括：设于所述n型漂移区105上的n型重掺杂区（即漏区）118，其中，所述场氧化层108的一侧与所述n型重掺杂区（即漏区）118相接。
[0034]
在一实施例中，所述nldmos器件还可包括：设于所述场氧化层108上的侧墙112与自对准硅化物阻挡层（self-aligned block，sab）113；隔离区107（例如，浅隔离槽），如图1所示。
[0035]
在一实施例中，所述nldmos器件还可包括：设于所述p型体区106上的n型重掺杂区109（即源区）与p型重掺杂区110，如图1所示。
[0036]
综上所述，本发明创造性地在场氧化层上设置开口，该开口的一侧延伸超过栅极的相应一侧的外沿，并且所述场氧化层在开口区域的厚度基本均匀，也就是说，通过优化场氧化层的厚度分布来提高栅极的电场调制能力，从而降低栅极覆盖区域的表面电场，进而可实现同时提高击穿电压且降低导通电阻的目的。
[0037]
图2是本发明一实施例提供的一种nldmos器件的制备方法的流程图。如图2所示，所述制备方法可包括：步骤s201，形成衬底；步骤s202，在所述衬底上形成p型体区与n型漂移区；步骤s203，在所述n型漂移区上形成具有特定开口的场氧化层；以及步骤s204，在所述p型体区与所述场氧化层上形成栅极。
[0038]
其中，所述特定开口的一侧超过所述栅极同侧的外沿，位于所述特定开口内的所述场氧化层的厚度在预设范围内。
[0039]
其中，所述衬底101可为p型衬底，或者p型衬底与p型外延层。
[0040]
下面结合图3-图7为例对nldmos器件的制备过程进行说明。
[0041]
如图3所示，在p型衬底101（例如，p型硅衬底/硅外延层）上形成注入磷，能量为2000kev～3500kev，剂量为10
11
～10
13
cm-2
；然后再经过高温退火形成hnw（high voltage n well，第一高压n型阱区）102，温度为1000℃～1200℃，时间为 120分钟～650分钟。
[0042]
通过光刻刻蚀形成隔离区107（例如，浅沟槽隔离区，sti）用于隔离，沟槽的刻蚀深度为3000～4000a，刻蚀角度为65～75度。
[0043]
如图4所示，在p型硅衬底上淀积氧化硅和氮化硅作为硬掩膜，通过光刻刻蚀漂移区的第一高压n阱区102中定义出场氧区域，进行局部氧化（locos）生长并形成场氧化层（例如locos场氧化层）108。硬掩膜的氧化硅厚度100～300a，氮化硅厚度150～800a，locos场氧化层厚度500～3500a。之后将硬掩膜的氮化硅和氧化硅去除。
[0044]
在一实施例中，所述制备方法还可包括：通过特定掩膜版在所述n型漂移区上形成第一p型埋层。相应地，所述在所述n型漂移区上形成具有特定开口的场氧化层可包括：在所述n型漂移区上形成初始场氧化层；以及通过所述特定掩膜版在所述初始场氧化层上形成所述特定开口，以获取具有所述特定开口的所述场氧化层，其中，所述第一p型埋层的位置与所述特定开口的位置相对应。
[0045]
如图5所示，在所述场氧化层108上表面，以图形化的光罩的光刻胶115作为掩膜，通过离子注入的方式在场氧化层108下面（漂移区内部）形成第一p型埋层103，注入杂质为硼，注入剂量为5e11cm-2
～5e12cm-2
，注入能量为20kev～500kev。
[0046]
之后，利用图形化的光刻胶115作为掩膜，通过含氢氟酸（hf）的溶液湿法刻蚀在场氧化层108上表面打开一开口。湿法刻蚀为各向同性刻蚀，光刻胶底部和开口处均会被刻蚀。
[0047]
如图6所示，去除光刻胶115。通过含氢氟酸（hf）的溶液对整个器件表面进行湿法刻蚀，开口边缘处表面积大，因此边缘处刻蚀速率快。湿法刻蚀可以使得开口边缘圆滑，栅极场板因此不会对漂移区电场产生尖端效应。通过控制两次湿法刻蚀的刻蚀量以及光刻胶115的位置使得：开口垂直向下到场氧化层下表面的厚度大致相等或相等，开口右端超过栅极右端外沿，且开口的宽度（即横向上的长度）占所述场氧化层的横向长度的比例为预设比例。圆滑的开口边缘以及优化的场氧化层的厚度分布，提高了栅极场板对横向双扩散晶体管的电场调制能力。
[0048]
如图7所示，在第一高压n阱区102中注入磷形成漂移区105，能量为200kev～600kev，剂量为10
11
～10
13
cm-2
；在第一高压n阱区102中注入四次硼形成p型体区（即沟道区）106，能量为50kev～700kev，剂量为10
12
～10
14
cm-2
；漂移区和沟道区接触或距离一段距离。在漂移区和沟道区底部的第一高压n阱区102中注入硼形成第二p埋层104，能量为1000kev～2000kev，剂量为10
11
～10
13
cm-2
；然后再经过高温热处理进行激活，温度为950℃，时间为15秒。
[0049]
如图1所示，生长栅极氧化层117；在栅极氧化层117生长完成后，淀积多晶硅；通过光刻及刻蚀定义出栅极111和多晶硅场板的位置。在源区和沟道区内注入磷和砷形成n型轻掺杂区116（其和多晶硅栅的侧面自对准），能量为40kev～70kev，剂量为10
13
～10
14
cm-2
。再淀积二氧化硅和氮化硅并刻蚀，形成多晶硅栅极111及多晶硅场板的侧墙112。
[0050]
在器件区单次或多次注入磷或砷，形成源、漏的n型重掺杂区（n+，n plus）118、109，注入的能量为5kev～100kev，剂量为10
13
～10
15
cm-2
。单次或多次注入硼，形成p型重掺杂区（p plus）110，能量为0kev～50kev，剂量为10
13
～10
15
cm-2
。淀积氧化硅作为自对准硅化物阻挡层（self-aligned block，sab）112，然后高温热处理进行激活，温度为1015℃，时间为10秒。通过光刻定义自对准硅化物阻挡层112，自对准硅化物阻挡层112以外区域通过干法刻蚀和湿法刻蚀去除自对准硅化物阻挡层，硅裸露区域与co反应形成co自对准硅化物（cosalicide）114。最终形成的nldmos器件形貌。
[0051]
综上所述，本发明创造性地在n型漂移区上形成具有特定开口的场氧化层，并且在所述p型体区与所述场氧化层上形成栅极，其中所述特定开口的一侧延伸超过栅极的相应一侧的外沿，并且所述场氧化层在开口区域的厚度基本均匀，也就是说，通过优化场氧化层的厚度分布来提高栅极的电场调制能力，从而降低栅极覆盖区域的表面电场，进而可实现同时提高击穿电压且降低导通电阻的目的。
[0052]
本发明第三方面还提供一种芯片，该芯片包括所述的nldmos器件。
[0053]
有关本发明提供的芯片的具体细节及益处可参阅上述针对nldmos器件的描述，于此不再赘述。
[0054]
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。
[0055]
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛
盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。
[0056]
此外，本发明实施例的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施例的思想，其同样应当视为本发明实施例所公开的内容。