显示基板、制作方法和显示装置与流程

1.本发明涉及显示技术领域，尤其涉及一种显示基板、制作方法和显示装置。


背景技术：

2.相关的液晶显示面板亟待解决的问题有dop(sd线open，源漏金属层上的走线断路)、bd(亮点)、flicker ng(闪烁不良)等。
3.在相关技术中，采用半导体层掩膜+栅绝缘层掩膜+源漏金属层掩膜来制作显示基板，经过不良解析，发现使用gi(栅金属层)+sd(源漏金属层)halfstone(半色调)工艺，sdt(sd halfstone)mask(掩膜)后的ashing(灰化)工序较容易造成sd层(源漏金属层)以下的半导体层被刻蚀，因此在2nd sd etch(第二次源漏金属层刻蚀)时诱发sd线open，增加维修时间和成本。同时，相关技术使用干刻设备进行ashing工艺，因干刻设备物理限制，当前达不到极高的均一性，导致沟道长度不均而产生闪烁不良，并容易造成亮点。


技术实现要素：

4.本发明的主要目的在于提供一种显示基板、制作方法和显示装置，解决现有技术中由于在sdt掩膜后的灰化工艺造成的sd层以下的半导体层被刻蚀而引起的sd线断路，以及引起的沟道长度不均而产生闪烁不良，容易造成亮点的问题。
5.在一个方面中，本发明实施例提供一种显示基板，包括衬底基板和设置于所述衬底基板的周边区域的驱动模组；所述驱动模组用于为设置于所述衬底基板的显示区域内的像素电路提供驱动信号；所述显示基板还包括扫描线、数据线和第一晶体管；所述扫描线、所述数据线和所述第一晶体管都设置于所述显示区域内；
6.所述扫描线沿第一方向延伸，所述数据线沿第二方向延伸，所述第一方向与所述第二方向相交；
7.所述第一晶体管的第一极和所述数据线耦接，所述第一晶体管包括第一半导体层；
8.所述驱动模组包括多个第二晶体管和形成于第一金属层的连接线，至少一个所述第二晶体管与所述连接线耦接，所述第二晶体管包括第二半导体层，所述连接线与所述衬底基板之间不设置有所述第二半导体层。
9.可选的，在所述显示区域内，所述数据线与所述衬底基板之间设置有半导体层。
10.可选的，所述第一金属层为源漏金属层。
11.可选的，所述驱动模组包括多级驱动电路；所述驱动电路包括上拉节点控制电路、下拉节点控制电路、输出电路、输出复位电路和储能电路；
12.所述上拉节点控制电路用于控制上拉节点的电位；
13.所述下拉节点控制电路用于控制下拉节点的电位；
14.所述储能电路与所述上拉节点电连接，用于储存电能；
15.所述输出电路用于在上拉节点的电位的控制下，控制驱动信号输出端输出相应的
驱动信号；
16.所述输出复位电路用于在所述下拉节点的电位和复位控制端提供的复位控制信号的控制下，对所述驱动信号输出端提供的驱动信号进行复位。
17.可选的，所述连接线包括所述输出电路包括的晶体管与驱动信号输出端之间的连接线、所述驱动电路包括的各所述第二晶体管之间的连接线、所述驱动电路包括的各所述第二晶体管与信号端之间的连接线，以及，所述驱动电路包括的各所述第二晶体管与信号线之间的连接线中的任意一个或多个。
18.可选的，本发明至少一实施例所述的显示基板还包括设置于衬底基板的显示区域的多个像素电极；
19.所述第一晶体管的第一极与一所述数据线一体形成，所述第一晶体管的栅极与一所述栅线一体形成，所述第一晶体管的第二极与一所述像素电极电连接。
20.可选的，所述第一晶体管的第二极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影之间部分交叠。
21.可选的，所述第一晶体管的第二极朝第三方向凸起，所述栅线朝第四方向凸起，所述第一晶体管的第二极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影之间部分交叠；
22.第三方向与第四方向相交。
23.可选的，所述第一晶体管的第二极沿第三方向的凸起部分沿第四方向上的宽度为第一宽度；
24.所述第一晶体管的第二极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影之间的第一交叠部分在第四方向上的最大宽度为第二宽度；
25.所述第二宽度与所述第一宽度的比值大于等于0.3。
26.本发明实施例还提供了一种显示基板的制作方法，用于制作上述的显示基板，所述显示基板的制作方法包括：
27.在衬底基板上依次形成栅金属层图形、栅绝缘层和半导体层；
28.在所述半导体层远离所述衬底基板的一侧制作光刻胶层，对所述光刻胶层进行曝光显影，形成第一光刻胶图形；
29.对所述第一光刻胶图形进行灰化，得到第二光刻胶图形，所述第二光刻胶图形覆盖晶体管区域，在所述晶体管区域设置有第一晶体管和第二晶体管；
30.以所述第二光刻胶图形为掩膜，对所述半导体层进行刻蚀，形成有源层图形；所述有源层图形为所述显示基板包括的晶体管的有源层图形；刻蚀去除连接线区域对应的所述半导体层；剥离所述第二光刻胶图形；
31.通过构图工艺，形成源漏金属层图形和在所述连接线区域的连接线，所述源漏金属层图形包括源极和漏极，所述源漏金属层图形上设置有第一开口，所述第一开口暴露出所述有源层图形包括的沟道部分。
32.可选的，所述栅金属层包括栅金属层图形；
33.在所述形成第一光刻胶图形步骤和所述对所述第一光刻胶图形进行灰化步骤之间，所述显示基板的制作方法还包括：对所述栅绝缘层和所述半导体层进行刻蚀，以形成暴露出所述栅金属层图形的第二开口；
34.通过构图工艺，形成源漏金属层图形和在所述连接线区域的连接线步骤包括：
35.在形成了有源层图形的衬底基板上形成源漏金属层；
36.对所述源漏金属层进行构图工艺，形成源漏金属层图形和在所述连接线区域的所述连接线，所述连接线通过所述第二开口与所述栅金属层图形电连接。
37.本发明实施例还提供一种显示装置，包括上述的显示基板。
38.本发明实施例所述的显示基板、制作方法和显示装置可以改善dop不良，降低闪烁不良和改善亮点现象。
附图说明
39.图1a是本发明所述的显示基板中的驱动电路的至少一实施例的结构图；
40.图1b是所述驱动电路的至少一实施例的电路图；
41.图2是所述驱动电路中的输出晶体管mo的布局图；
42.图3是第一晶体管的至少一实施例的布局图；
43.图4是图3中的栅金属层的布局图；
44.图5是图3中的第一半导体层的布局图；
45.图6是图3中的源漏金属层的布局图；
46.图7是第一晶体管的至少一实施例的布局图；
47.图8是本发明至少一实施例所述的显示基板的结构图；
48.图9是本发明所述的显示基板包括的栅金属层、栅绝缘层和半导体层的结构图；
49.图10是在图9所示的显示基板的基础上设置第一光刻胶图形的结构图；
50.图11是在图10所示的显示基板的基础上设置第二开口的结构图；
51.图12是在图11所示的显示基板的基础上，对第一光刻胶图形进行灰化，得到第二光刻胶图形110的结构图；
52.图13是在图12所示的显示基板的基础上，设置有源层图形130的结构图；
53.图14是在图13所示的显示基板的基础上，设置源漏金属层图形131和连接线l0的结构图；
54.图15是在图14所示的显示基板的基础上，刻蚀掉沟道部分包括的氢化a-si层的结构图；
55.图16是本发明至少一实施例所述的显示基板的截面图；
56.图17是本发明至少一实施例所述的显示基板的截面图。
具体实施方式
57.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
58.本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
59.在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
60.在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
61.本发明实施例所述的显示基板包括衬底基板和设置于所述衬底基板的周边区域的驱动模组；所述驱动模组用于为设置于所述衬底基板的显示区域内的像素电路提供驱动信号；所述显示基板还包括扫描线、数据线和第一晶体管；所述扫描线、所述数据线和所述第一晶体管都设置于所述显示区域内；
62.所述扫描线沿第一方向延伸，所述数据线沿第二方向延伸，所述第一方向与所述第二方向相交；
63.所述第一晶体管的第一极和所述数据线耦接，所述第一晶体管包括第一半导体层；
64.所述驱动模组包括多个第二晶体管和形成于第一金属层的连接线，至少一个所述第二晶体管与所述连接线耦接，所述第二晶体管包括第二半导体层，所述连接线与所述衬底基板之间不设置有所述第二半导体层。
65.在本发明至少一实施例中，所述驱动电路包括多个第二晶体管和形成于第一金属层的连接线，所述第二晶体管包括第二半导体层，所述连接线与所述衬底基板之间不设有第二半导体层。
66.在本发明至少一实施例中，所述第一半导体层可以与第二半导体层同层同材料设置，例如第一半导体层和所述第二半导体层可以都由低温多晶硅材料或氧化物材料制成；或者，
67.所述第一半导体层也可以与第二半导体层同层不同材料设置，例如，所述第一半导体层可以由低温多晶硅材料制成，所述第二半导体层可以由氧化物材料制成；或者，所述第二半导体层可以由低温多晶硅材料制成，所述第一半导体层可以由氧化物材料制成。
68.根据一种具体实施方式，在所述显示区域内，所述数据线与所述衬底基板之间设置有半导体层。
69.在具体实施时，在显示区域内，所述数据线与所述衬底基板之间可以设置有半导体层，该半导体层可以为第一半导体层。
70.根据另一种具体实施方式，本发明实施例所述的显示基板还包括设置于衬底基板的显示区域的多个像素电极；所述显示区域包括第一区域和像素电极区域；
71.在所述第一区域设置有所述第一晶体管；在所述像素电极区域中设置有所述像素电极；
72.所述数据线包括位于所述第一区域的第一数据线部和位于所述像素电极区域的第二数据线部；
73.所述第一数据线部与所述衬底基板之间设置有所述第一半导体层，所述第二数据线部与所述衬底基板之间不设置有所述第一半导体层。
74.在具体实施时，在显示区域，设置于第一区域的第一数据线部与衬底基板之间可
以设置第一半导体层，设置于像素电极区域的第二数据线部与衬底基板之间可以不设有第一半导体层。
75.在具体实施时，所述第一方向可以为水平方向，所述第二方向可以为竖直方向，但不以此为限。
76.在本发明至少一实施例中，所述第一金属层可以为源漏金属层。
77.在本发明至少一实施例中，所述驱动模组包括多级驱动电路；如图1a所示，所述驱动电路的至少一实施例包括上拉节点控制电路11、下拉节点控制电路12、输出电路13、输出复位电路14和储能电路15；
78.所述上拉节点控制电路11与上拉节点pu电连接，用于控制上拉节点pu的电位；
79.所述下拉节点控制电路12与下拉节点pd电连接，用于控制下拉节点pd的电位；
80.所述储能电路15与所述上拉节点pu电连接，用于储存电能；
81.所述输出电路13分别与上拉节点pu和驱动信号输出端gout电连接，用于在上拉节点pu的电位的控制下，控制驱动信号输出端gout输出相应的驱动信号；
82.所述输出复位电路14分别与下拉节点pd、复位控制端rst和驱动信号输出端gout电连接，用于在所述下拉节点pd的电位和复位控制端rst提供的复位控制信号的控制下，对所述驱动信号输出端gout提供的驱动信号进行复位。
83.如图1b所示，所述驱动电路的至少一实施例可以包括第一显示控制晶体管m1、第二显示控制晶体管m2、第四显示控制晶体管m4、第五显示控制晶体管m5、第六显示控制晶体管m6、第七显示控制晶体管m7、第八显示控制晶体管m8、第九显示控制晶体管m9、第十显示控制晶体管m10、第十一显示控制晶体管m11、输出晶体管mo和电容c。
84.在图1b所示的驱动电路的至少一实施例中，in为输入端，rst为复位端，rst为复位控制端，vds为第一扫描电压端，vsd为第二扫描电压端，vgl为低电压端，gch为第一控制电压端，clk为时钟信号线，gout为驱动信号输出端，stv为起始电压端。
85.在图1b所示的驱动电路的至少一实施例中，上拉节点控制电路包括m1、m2、m4和m10，下拉节点控制电路包括m5、m9、m6和m8，输出电路包括输出晶体管mo，输出复位电路包括m11和m7，储能电路包括电容c。
86.可选的，所述连接线包括所述输出电路包括的晶体管与驱动信号输出端之间的连接线、所述驱动电路包括的各所述第二晶体管之间的连接线、所述驱动电路包括的各所述第二晶体管与信号端之间的连接线，以及，所述驱动电路包括的各所述第二晶体管与信号线之间的连接线中的任意一个或多个。
87.在本发明至少一实施例中，所述输出电路包括的晶体管为输出晶体管，所述输出晶体管为其中一所述第二晶体管。
88.本发明至少一实施例所述的显示基板还包括设置于衬底基板的显示区域的多个像素电极；
89.所述第一晶体管的第一极与一所述数据线一体形成，所述第一晶体管的栅极与一所述栅线一体形成，所述第一晶体管的第二极与一所述像素电极电连接。
90.图2是所述驱动电路中的输出晶体管mo的布局图，所述输出晶体管mo的第一极s2与时钟信号线电连接，所述输出晶体管mo的第二极d2与设置于显示区域的栅线gate耦接；
91.在图2中，标号为z1的为第一转接部，标号为z2的为第二转接部；标号为g2的为输
出晶体管的栅极，标号为a2为所述输出晶体管包括的第二半导体层，标号为l1的为第一连接线，标号为l2的为第二连接线；
92.d2通过第一转接部z1与gate电连接，g2通过第二转接部z2与l1电连接。
93.如图2所示，g1和gate形成于栅金属层，s2、d2、l1和l2形成于源漏金属层；l1与上拉节点pu电连接。
94.在图2所示的至少一实施例中，第二连接线l2与衬底基板之间不设有半导体层，第二连接线与栅极驱动电路中的至少一个晶体管的一极电连接，可以是栅极或者源极或者漏极任一极，或者任两极，或者三极，在此不限定，本案中以输出晶体管mo示意说明。
95.可选的，所述第一晶体管的第二极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影之间部分交叠，以形成存储电容。
96.在本发明至少一实施例中，所述第一晶体管的第二极朝第三方向凸起，所述栅线朝第四方向凸起，所述第一晶体管的第二极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影之间部分交叠；
97.第三方向与第四方向相交。
98.在本发明至少一实施例中，所述第三方向可以为水平方向，所述第四方向可以为竖直方向；或者，所述第三方向可以为竖直方向，所述第四方向可以为水平方向，但不以此为限。
99.在本发明至少一实施例中，所述第一晶体管可以为显示薄膜晶体管，但不以此为限。
100.在具体实施时，所述第一晶体管的第二极与所述栅线之间可以设置有栅绝缘层。
101.在图3所示的第一晶体管的至少一实施例的布局图中，标号为data的为数据线，第一晶体管的第一极与数据线data一体成型，标号为d1的为第一晶体管的第二极；
102.标号为gate的为栅线，所述第一晶体管的栅极与栅线gate一体成型；
103.标号为a1的为第一半导体层。
104.图4是图3中的栅金属层的布局图，图5是图3中的第一半导体层的布局图，图6是图3中的源漏金属层的布局图。
105.如图4所示，所述第一晶体管的第二极d1在所述衬底基板上的正投影与所述栅线gate在所述衬底基板上的正投影之间部分交叠，以形成存储电容。晶体管的第二极与像素电极电连接，可选的，在像素电极层和源漏金属层之间的绝缘层打过孔后通过过孔实现像素电极和第二极的电连接。
106.如图4所示，所述第一晶体管的第二极d1朝竖直方向凸起，所述栅线gate朝水平方向凸起，所述第一晶体管的第二极d1在所述衬底基板上的正投影与所述栅线gate在所述衬底基板上的正投影之间部分交叠。
107.在图7中，虚线标示出来的部分为d1在衬底基板上的正投影与gate在衬底基板上的正投影之间的第一交叠部分j1。
108.在图4所示的至少一实施例中，第三方向可以为竖直方向，第四方向可以为水平方向，但不以此为限。
109.可选的，所述第一晶体管的第二极沿第三方向的凸起部分沿第四方向上的宽度为第一宽度；
110.所述第一晶体管的第二极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影之间的第一交叠部分在第四方向上的最大宽度为第二宽度；
111.所述第二宽度与所述第一宽度的比值大于等于0.3。
112.如图7所示，第一晶体管的第二极d1沿竖直方向的凸起部分沿水平方向上的宽度为第一宽度k1；
113.所述第一晶体管的第二极在所述衬底基板上的正投影在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影之间的第一交叠部分在水平方向上的最大宽度为第二宽度k2；
114.k2与k1之间的比值大于等于0.3。
115.图8是本发明至少一实施例所述的显示基板的布局图，在图8中，标号为px的为像素电极，标号为data的为数据线，标号为gate的为栅线；像素电极px通过过孔与第一晶体管t1的漏极连接，本案中像素电极可选的是双畴结构，每个像素电极包括多个支电极。
116.本发明实施例所述的显示基板的制作方法，用于制作上述的显示基板，所述显示基板的制作方法包括：
117.在衬底基板上依次形成栅金属层图形、栅绝缘层和半导体层；
118.在所述半导体层远离所述衬底基板的一侧制作光刻胶层，对所述光刻胶层进行曝光显影，采用半色调掩膜版制备形成第一光刻胶图形；
119.对所述第一光刻胶图形进行灰化，得到第二光刻胶图形，所述第二光刻胶图形覆盖晶体管区域，在所述晶体管区域设置有第一晶体管和第二晶体管；
120.以所述第二光刻胶图形为掩膜，对所述半导体层进行刻蚀，形成有源层图形；所述有源层图形为所述显示基板包括的晶体管的有源层图形；刻蚀去除连接线区域对应的所述半导体层；剥离所述第二光刻胶图形；
121.通过构图工艺，形成源漏金属层图形和在所述连接线区域的连接线，所述源漏金属层图形包括源极和漏极，所述源漏金属层图形上设置有第一开口，所述第一开口暴露出所述有源层图形包括的沟道部分。
122.在具体实施时，所述栅金属层包括栅金属层图形；
123.在所述形成第一光刻胶图形步骤和所述对所述第一光刻胶图形进行灰化步骤之间，所述显示基板的制作方法还包括：对所述栅绝缘层和所述半导体层进行刻蚀，以形成暴露出所述栅金属层图形的第二开口；
124.通过构图工艺，形成源漏金属层图形和在所述连接线区域的连接线步骤包括：
125.在形成了有源层图形的衬底基板上形成源漏金属层；
126.对所述源漏金属层进行构图工艺，形成源漏金属层图形和在所述连接线区域的所述连接线，所述连接线通过所述第二开口与所述栅金属层图形电连接。
127.在本发明至少一实施例中，所述栅金属层图形可以包括栅线，但不以此为限。本发明实施例所述的显示基板的制作方法可以由三道mask(掩膜)减少到两道mask，本发明实施例所述的显示基板的制作方法提出新的act(半导体层)ht(halfstone)mask+sd(源漏金属层)mask的制作方法，使得sd mask独立出来，使用湿法刻蚀方法(在形成源漏金属层图形和连接线时，对sd层采用湿法刻蚀方法)，可以广泛应用于lcd(液晶显示器)array(阵列)工序，提供了一种能有效降低成本、提高良率的方案。
128.本发明至少一实施例所述的显示基板的制作方法可以降低dop不良，例如，可以将dop不良由2.5％降低至0.36％，并可以降低bd(亮点)，例如，可以将bd由1.6％降低至0.2％。
129.本发明至少一实施例所述的显示基板的制作方法采用sd层(源漏金属层)单独mask(掩膜)工艺，在形成源漏金属层和连接线时，不需要进行ashing(灰化)步骤，从根源上防止channel length(沟道长度)不均导致的flicker(闪烁)不良，提升显示产品良率。例如，可以将沟道长度波动由
±
1.3降至
±
0.3um，并将闪烁不良由0.78％降低为0.02％。
130.如图9所示，在衬底基板90上依次形成有栅金属层、栅绝缘层92和半导体层93；如图9所示，所述栅金属层包括第一栅金属图形g11和第二栅金属图形g12；所述第一栅金属图形g11可以为栅极，所述第二栅金属图形可以为栅线或者与栅线同层的信号传输线，具体的，在衬底基板上形成栅金属层，然后刻蚀形成栅极或栅线图形，然后依次沉积栅绝缘层和半导体层，可选的，这里g11可以对应显示面板显示区域的电路，g12对应显示面板非显示区的电路，可以是goa栅极驱动电路；
131.如图10所示，依次沉积栅绝缘层和半导体层后，在所述半导体层93远离衬底基板90的一侧制作光刻胶层101；对所述光刻胶进行曝光显影，采用半色调掩膜版制备第一光刻胶图形，不同厚度的光刻胶图形对应半色调掩膜版不同的光透过率，图10中g11对应的晶体管；
132.如图11所示，对所述栅绝缘层和所述半导体层进行刻蚀，以形成暴露出所述第二栅金属层图形g12的第二开口；
133.如图12所示，对所述第一光刻胶图形进行灰化，得到第二光刻胶图形110，所述第二光刻胶图形覆盖晶体管区域，在所述晶体管区域设置有第一晶体管和第二晶体管；
134.如图13所示，以所述第二光刻胶图形110为掩膜，对所述半导体层进行刻蚀，形成有源层图形130；所述有源层图形130为所述显示基板包括的晶体管的有源层图形；刻蚀去除连接线区域对应的半导体层；
135.如图14所示，剥离所述第二光刻胶图形110，通过构图工艺，形成源漏金属层图形131和在所述连接线区域的连接线l0，所述源漏金属层图形131包括源极和漏极，所述源漏金属层图形上设置有第一开口，所述第一开口暴露出所述有源层图形包括的沟道部分；所述连接线l0通过所述第二开口与所述第二栅金属层图形g12电连接；
136.如图15所示，所述沟道部分包括沿着远离所述衬底基板的方向依次排列的a-si(非晶硅)层和氢化a-si层；在通过构图工艺，刻蚀掉所述氢化a-si层。本案中通过半导体层半色调掩模版+源漏金属层单独的掩模版制备显示面板，改善sd line open不良和sd channel length不均。
137.参照14，可选的，这里g11对应显示区域的晶体管的栅极，g12对应非显示区域的电路对应的连接线；
138.参考图14和图2，可选的，这里g11对应非显示区域的晶体管的栅极，g12对应的非显示区域的电路对应的连接线。
139.图16是本发明至少一实施例所述的显示基板的截面图；
140.在图16中，标号为90的为衬底基板，标号为92的为栅绝缘层，标号为g11-1的为第一个第一栅金属图形，标号为g11-2的为第二个第一栅金属图形，标号为g12的为第二栅金
属层图形；标号为131-1的为第一源漏金属层图形，标号为131-2的为第二源漏金属层图形，标号为130-1的为第一有源层图形，标号为130-2的为第二有源层图形；标号为l0的连接线；
141.在图16所示的至少一实施例中，设置于最左侧的晶体管为设置于显示区域内部的第一晶体管，设置于右侧的晶体管为设置于非显示区域的驱动电路的输出体管；
142.位于显示区域的晶体管包括第一半导体层，位于非显示区域的晶体管包括第二半导体层；
143.在图16所示的至少一实施例中，第一半导体层和第二半导体层同层同材料设置。
144.图16中的虚线右侧的截面图为图2中的a-a’截面图；
145.图16中的虚线右侧的截面图也为图2中的b-b’截面图。
146.在图16所示的显示基板的至少一实施例中，l0与g12之间的过孔可以为图2中的z1中的过孔，l0与g12之间的过孔也可以为z2中的上面一个过孔。
147.在制作图16所示的显示基板的至少一实施例中，由于第一半导体层和第二半导体层同层同材料设置，则可以先通过半色调掩膜版形成第一半导体层，再通过sd mask形成源漏金属层。
148.图17是本发明至少一实施例所述的显示基板的截面图；
149.在图17中，标号为90的为衬底基板，标号为92的为栅绝缘层，标号为g11-1的为第一个第一栅金属图形，标号为g11-2的为第二个第一栅金属图形，标号为g12的为第二栅金属层图形；标号为131-1的为第一源漏金属层图形，标号为131-2的为第二源漏金属层图形，标号为130-1的为第一有源层图形，标号为130-2的为第二有源层图形；标号为l0的连接线；
150.在图17所示的至少一实施例中，设置于最左侧的晶体管为设置于显示区域内部的第一晶体管，设置于右侧的晶体管为设置于非显示区域的驱动电路的输出体管；
151.位于显示区域的晶体管包括第一半导体层，位于非显示区域的晶体管包括第二半导体层；
152.在图17所示的至少一实施例中，第一半导体层和第二半导体层同层同材料设置。
153.图17中的虚线右侧的截面图为图2中的c-c’截面图；
154.在图17所示的显示基板的至少一实施例中，l0与g12之间的过孔可以为图2中的z1中的过孔，l0与g12之间的过孔也可以为z2中下面一个过孔。
155.在制作图17所示的显示基板的至少一实施例中，由于第一半导体层和第二半导体层同层同材料设置，则可以先通过半色调掩膜版形成第一半导体层，再通过sd mask形成源漏金属层。可选的，在本发明的任一实施例，在显示区域的数据下与衬底基板之间设置有半导体层，即在垂直于衬底基板的方向上，半导体和数据线在衬底基板上的投影部分重叠或者半导体层覆盖数据线，在非显示区域，驱动电路包括的连线与数据线同层同材料且连线与衬底基板之间无半导体层，即在垂直于衬底基板的方向上，连线在衬底基板上的投影于与数据线在衬底基板上的投影不交叠。
156.本发明实施例所述的显示装置包括上述的显示基板。
157.本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
158.以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也
应视为本发明的保护范围。