半导体器件及其形成方法与流程

本申请的实施例涉及半导体，更具体地，涉及半导体器件及其形成方法。

背景技术：

1、由于多种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度不断改进，半导体行业经历了快速增长。在很大程度上，集成密度的这种改进来自于最小部件尺寸的重复减少，这允许更多的组件集成到给定的区域中。

2、随着对缩小电子器件的需求的增长，已经出现对更小和更有创意的半导体管芯封装技术的需求。这种封装系统的示例是封装上封装(pop)技术。在pop器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高水平的集成度和组件密度。另一示例是，将芯片接合至中介层上，然后将中介层接合至衬底，以形成堆叠的半导体结构。在一些实施例中，为了形成堆叠的半导体结构，多个半导体芯片附接至晶圆，并且接着执行切割工艺以将晶圆分离为多个中介层，其中每个中介层具有一个或多个附接于其上的半导体芯片。然后将附接有半导体芯片的中介层附接到衬底(例如，印刷电路板)，以形成堆叠的半导体结构。这些和其他先进的封装技术使半导体器件的生产具有增强的功能和小的占位面积。

技术实现思路

1、根据本申请的实施例的一个方面，提供了一种半导体器件，包括：衬底；多个管芯，附接至衬底的第一侧；模制材料，在衬底的第一侧上围绕多个管芯；第一重分布结构，位于衬底的与第一侧相对的第二侧上，第一重分布结构包括介电层和位于介电层中的导电部件，其中，导电部件包括导电线、通孔以及与导电线和通孔隔离的伪金属图案；以及导电连接器，附接至第一重分布结构的背向衬底的第一表面。

2、根据本申请的实施例的另一个方面，还提供了一种半导体器件，包括：多个管芯，嵌入在模制材料中，其中，多个管芯包括第一管芯和与第一管芯相邻的第二管芯；重分布结构，其中多个管芯接合至重分布结构的第一侧，其中重分布结构包括介电层和位于介电层中的导电部件，其中导电部件包括导电线、通孔和伪金属图案，其中伪金属图案是电隔离的，其中在平面视图中，多个管芯设置在由模制材料的侧壁限定的边界内，伪金属图案设置在第一管芯与第二管芯之间的第一区域中，并且第一管芯的中心区域没有伪金属图案；以及导电连接器，附接至与第一侧相对的重分布结构的第二侧。

3、根据本申请的实施例的又一个方面，还提供了一种形成半导体器件的方法，方法包括：将多个管芯附接到中介层的第一侧，其中多个管芯包括第一管芯和与第一管芯相邻的第二管芯；在多个管芯周围的中介层的第一侧上形成模制材料；以及形成重分布结构，重分布结构位于中介层的与第一侧相对的第二侧上。其中形成重分布结构包括：在中介层的第二侧上方形成第一介电层；在第一介电层上方形成第一金属层，第一金属层包括第一导电部件和第一伪金属图案，其中在平面视图中，第一伪金属图案具有第一形状并且形成在第一管芯与第二管芯之间的第一区域中；在第一金属层上方形成第二介电层；和在第二介电层上方形成第二金属层，第二金属层包括第二导电部件和第二伪金属图案，其中在平面图中，第二伪金属图案具有第二形状并且形成在第一管芯与第二管芯之间的第一区域中。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述导电部件包括多个金属层，其中，所述伪金属图案设置在所述多个金属层的第一金属层中，其中在平面视图中，所述伪金属图案为岛状、条状或网格状，其中每个所述第一金属层具有岛状、条状和网格状的所述伪金属图案。

3.根据权利要求1所述的半导体器件，其中，所述导电部件包括多个金属层，其中，所述伪金属图案包括位于所述多个金属层的第一金属层中的第一伪金属图案，并且包括位于所述多个金属层的第二金属层中的第二伪金属图案，其中在平面视图中，所述第一金属层中的所述第一伪金属图案具有第一形状，并且所述第二金属层中的所述第二伪金属图案具有第二形状。

4.根据权利要求3所述的半导体器件，其中，所述第一形状是岛状，并且所述第二形状是网格状。

5.根据权利要求3所述的半导体器件，其中，在所述平面视图中，所述第一伪金属图案是第一金属条，所述第一金属条具有沿第一方向延伸的第一纵长轴，并且所述第二伪金属图案是第二金属条，所述第二金属条具有沿垂直于所述第一方向的第二方向延伸的第二纵长轴。

6.根据权利要求3所述的半导体器件，其中，所述伪金属图案和所述导电线位于所述导电部件的相同的所述金属层中，并且具有所述通孔的所述金属层中没有伪金属图案。

7.根据权利要求3所述的半导体器件，其中，所述多个管芯包括第一管芯和与所述第一管芯相邻的第二管芯，其中在所述平面视图中，所述多个管芯设置在由所述模制材料的侧壁限定的区域内，并且所述伪金属图案沿所述第一管芯和所述第二管芯之间的第一界面区域设置。

8.根据权利要求7所述的半导体器件，其中，在所述平面视图中，所述第一管芯的中心区域没有伪金属图案。

9.一种半导体器件，包括：

10.一种形成半导体器件的方法，所述方法包括：

技术总结
一种半导体器件，包括：衬底；多个管芯，附接至衬底的第一侧；模制材料，位于所述多个管芯周围的衬底的第一侧上；第一重分布结构，位于衬底的与第一侧相对的第二侧上，第一重分布结构包括介电层和位于介电层中的导电部件，导电部件包括导电线、通孔以及与导电线和通孔隔离的伪金属图案；以及导电连接器，附接至第一重分布结构的背向衬底的第一表面。本申请的实施例还涉及形成半导体器件的方法。

技术研发人员：沈文维,黄松辉,侯上勇,詹森博,黄思博,黄冠育
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/1/15