半导体器件的制作方法

本发明涉及半导体器件，尤其涉及在沟槽中包括栅极电极和场板电极的半导体器件。在包括诸如功率mosfet(金属氧化物半导体场效应晶体管)之类的半导体元件的半导体器件中，应用了其中栅极电极嵌入在沟槽中的沟槽栅极结构。作为沟槽栅极结构的一种类型，存在分离栅极结构，其中场板电极形成在沟槽的下部并且栅极电极形成在沟槽的上部。向场板电极提供(施加)与向源极电极提供(施加)的电位相同的电位。通过该场板电极在漂移区域中扩展耗尽层，使得增加漂移区域中的浓度成为可能，并且减小漂移区域的电阻成为可能。

背景技术：

1、公开了以下列出的技术。

2、[专利文献1]日本未审查专利申请公布号2019-114643。

3、例如，专利文献1公开了一种半导体器件，具有栅极电极和场板电极的分裂栅极结构应用于该半导体器件。

技术实现思路

1、为了减小功率mosfet的导通电阻，已经采用了一种用于收缩单元间距和减小漂移区域和通道区域的电阻的方法。然而，由于在这种方法中需要收缩沟槽和相应的接触孔的尺寸，所以难以处理它们。此外，还担心由于这种收缩，电荷平衡(更具体地，表示电荷平衡的曲线的倾斜)可能变得陡峭(不稳定)。

2、当电荷平衡变得陡峭时，在漂移区域的电阻值、沟槽的宽度和用于场板电极的绝缘膜的厚度中出现变化的情况下，在源极和漏极之间的耐受电压波动很大。因此，难以确保制造余量。

3、本申请的主要目的是提供一种技术，该技术可以在不收缩单元间距的情况下减小导通电阻，同时确保制造余量。由此，提高了半导体器件的性能。根据本说明书中的描述和附图，其它目的和新颖特征将是显而易见的。

4、下面将简要描述本申请中公开的代表性实施例的概要。

5、根据一个实施例的半导体器件包括：第一导电类型的半导体衬底，该半导体衬底具有上表面和下表面；沟槽，形成在半导体衬底的上表面中；第二导电类型的主体区域，该第二导电类型与第一导电类型相反，主体区域被形成在半导体衬底中，以便在截面图中比沟槽的深度浅；第一导电类型的源极区域，源极区域形成在主体区域中；场板电极，在沟槽的下部处形成在沟槽内；栅极电极，在沟槽的上部处形成在沟槽内，并与场板电极电气绝缘；第一绝缘膜，在半导体衬底与场板电极之间形成在沟槽内；以及栅极绝缘膜，在半导体衬底与栅极电极之间形成在沟槽内。这里，栅极电位被提供给栅极电极，源极电位被提供给源极区域和主体区域中的每个区域，漏极电位被提供给半导体衬底，大于源极电位且小于漏极电位的第一电位被提供给场板电极，并且第一绝缘膜的厚度小于栅极绝缘膜的厚度的两倍。

6、根据一个实施例，可以提高半导体器件的性能。。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，

3.根据权利要求1所述的半导体器件，

4.根据权利要求1所述的半导体器件，包括mosfet，所述mosfet包括所述半导体衬底、所述沟槽、所述栅极绝缘膜、所述栅极电极、所述第一绝缘膜、所述场板电极、所述主体区域和所述源极区域，

5.根据权利要求1所述的半导体器件，还包括：

6.根据权利要求5所述的半导体器件，

7.根据权利要求1所述的半导体器件，还包括：

8.根据权利要求7所述的半导体器件，

技术总结
本公开的各实施例涉及半导体器件。一种半导体器件，包括形成在n型半导体衬底中的沟槽、p型主体区域、n型源极区域、形成在沟槽下部的场板电极、以及形成在沟槽上部的栅极电极。栅极电位被提供给栅极电极，源极电位被提供给源极区域和主体区域，漏极电位被提供给半导体衬底。大于源极电位且小于漏极电位的电位被提供给场板电极。

技术研发人员：德田悟
受保护的技术使用者：瑞萨电子株式会社
技术研发日：
技术公布日：2024/3/11