一种电压钳位型碳化硅槽栅MOSFET器件及其制造方法与流程

本发明涉及电力电子，尤其涉及一种电压钳位型碳化硅槽栅mosfet器件及其制造方法。

背景技术：

1、碳化硅（sic）电力电子器件具备高频、高效、高功率、耐高压、耐高温等优越性能，可实现系统体积大幅度缩小、效能成倍提升，在新能源汽车、新能源发电等领域获得了广泛应用。

2、sic金属氧化物半导体场效应晶体管（sic mosfet）是sic电力电子器件的其中一种器件类型，因其栅极驱动简单、开关速度快等优点得到广泛应用。sic mosfet器件结构可分为平面栅型和沟槽栅型。平面栅型sic mosfet器件由于仅利用了水平方向的芯片面积，受光刻、刻蚀等工艺精度等限制，导致芯片元胞面积较大，同时其存在寄生结型场效应晶体管（jfet）结构，这两点均限制了其电流密度。沟槽栅型sic mosfet器件将沟道方向放置在与sic芯片表面垂直的方向，同时利用了芯片水平方向和垂直方向空间，芯片利用面积高；且沟槽栅结构消除了jfet结构，降低了导通电阻，代表了sic mosfet当前及未来发展方向。

3、然而，沟槽栅型sic mosfet存在高压下沟槽底部电场集中效应，影响了器件栅极可靠性，导致器件栅极退化甚至烧毁。为了降低沟槽底部电场集中效应，目前主要有两大类技术方案。以n型sic mosfet为例说明。第一种是半包沟槽栅结构，采用p型掺杂包住沟槽的一侧及沟槽底部，当器件工作时，由于该p型掺杂与另一侧的p阱在高压下与n型外延层互相耗尽，耗尽层部分屏蔽了高压引入的高电场，从而降低了沟槽底部电场强度，但其缺点是牺牲了沟槽栅一半的通流能力。另一种是源栅双沟槽结构，在常规沟槽栅的基础上，源极挖槽，再通过离子注入的方式在源极沟槽底部和栅极沟槽底部引入p型掺杂，源极沟槽底部p型掺杂与栅极沟槽底部p型掺杂在高压下与n型外延层互相耗尽，耗尽层部分屏蔽了高压引入的高电场，从而降低了沟槽底部电场强度，其缺点是工艺加工难度高，需要对器件结构进行非常精细的控制。以上结构均存在相同缺点，即栅极完全覆盖了沟槽内壁，栅极、沟槽侧壁栅介质层及沟槽底部介质层、sic外延层构成了mos电容结构，尽管通过p型掺杂与n型外延层形成pn结部分屏蔽了沟槽底部介质层的电场，但是沟槽底部附近介质层的电场仍然较大，沟槽底部附近介质层在强电场下仍存在损伤甚至失效的风险，影响了器件栅极可靠性。

技术实现思路

1、技术目的：针对现有技术中的问题，本发明公开了一种电压钳位型碳化硅槽栅mosfet器件及其制造方法，提升沟槽型sic mosfet器件栅介质使用可靠性，降低导通电阻。

2、技术方案：为实现上述技术目的，本发明采用以下技术方案。

3、一种电压钳位型碳化硅槽栅mosfet器件，包括：

4、漏极金属电极；

5、位于漏极金属电极之上的第一导电类型衬底；

6、位于第一导电类型衬底上的第一导电类型外延层；

7、位于第一导电类型外延层之上第一导电类型引流区；

8、位于第一导电类型引流区之上第二导电类型引流区；

9、位于第一导电类型外延层之上、第一导电类型引流区之下的第二导电类型阱区；

10、位于第二导电类型阱区之中的第一导电类型源区；

11、位于第二导电类型阱区之中、第一导电类型源区之上的第二导电类型沟道区；

12、从第二导电类型引流区上表面起，向下延伸经过第一导电类型引流区、第二导电类型阱区、第一导电类型源区的特征沟槽，特征沟槽下表面高于第一导电类型源区下表面；

13、位于第一导电类型外延层之上、第一导电类型引流区之下、第二导电类型阱区之间的第一导电类型结型区；

14、位于特征沟槽底部、与第一导电类型源区和第二导电类型阱区相交的第二导电类型源区；

15、部分位于第一导电类型源区表面、特征沟槽侧壁以及第二导电类型引流区表面的介质层，位于特征沟槽侧壁、第二导电类型沟道区侧面的栅介质层；

16、位于特征沟槽侧壁、栅介质层侧面且横跨第一导电类型引流区、第二导电类型沟道区和第一导电类型源区的栅极；

17、位于部分第一导电类型源区之上、覆盖整个介质层和栅极上表面的隔离介质层；

18、位于第二导电类型引流区、第一导电类型源区、第二导电类型源区和隔离介质层之上的源极金属电极；所述源极金属电极将第二导电类型引流区、第一导电类型源区和第二导电类型源区连接，并将第一导电类型源区和第一导电类型引流区、第二导电类型引流区形成的电压钳位二极管阳极连接。

19、一种电压钳位型碳化硅槽栅mosfet器件的制造方法，包括以下步骤：

20、步骤1、在第一导电类型衬底上形成第一导电类型外延层；

21、步骤2、在第一导电类型外延层中形成第一导电类型引流区；

22、步骤3、在第一导电类型引流区中形成第二导电类型引流区；

23、步骤4、在第一导电类型外延层中形成第二导电类型阱区；第二导电类型沟道区位于第二导电类型阱区之中、第一导电类型源区之上；

24、步骤5、在第一导电类型外延层中形成第一导电类型源区；

25、步骤6、在第一导电类型外延层中形成第一导电类型结型区；

26、步骤7、通过刻蚀工艺在第一导电类型外延层中形成特征沟槽，并对其进行钝化处理；

27、步骤8、在特征沟槽底部，通过光刻工艺对离子注入掩膜层进行图形化处理，再通过离子注入工艺在第二导电类型阱区中形成第二导电类型源区；

28、步骤9、在步骤8制备的晶圆表面，通过化学气相沉积工艺，或者氧化工艺，或者化学气相沉积工艺和氧化工艺的复合工艺形成介质层，其中位于特征沟槽3-1侧壁且位于第二导电类型沟道区侧面的介质层作为栅介质层；

29、步骤10、在步骤9制备的晶圆表面，通过化学气相沉积工艺形成第一导电类型栅极掺杂多晶硅，随后通过离子注入工艺对第一导电类型栅极掺杂多晶硅进行掺杂，通过刻蚀工艺刻蚀多晶硅材料，以形成栅极；

30、步骤11、在步骤10制备的晶圆表面，通过化学气相沉积工艺淀积隔离介质层，通过光刻工艺对刻蚀掩膜层进行图形化处理，再通过刻蚀工艺在隔离介质层中形成源区和引流区电极窗口，通过此窗口淀积欧姆金属并退火，形成源极金属电极；

31、步骤12、在步骤11制备的晶圆第一导电类型衬底的底层，通过淀积欧姆金属并退火，形成漏极金属电极。

32、有益效果：

33、（1）本发明提出的电压钳位型碳化硅槽栅mosfet器件，第二导电类型引流区与第一导电类型引流区形成电压钳位二极管，且第二导电类型引流区与源区短接，当系统工作出现异常导致器件漏极电压过大时，在第一导电类型引流区形成较高电位，引起该电压钳位二极管击穿，从而将第一导电类型引流区的电位钳位，防止因第一导电类型引流区以及沟道区电位过高导致的栅－沟道和栅－引流区的电压过高，从而保护栅介质层免受高电场应力，提升了栅极使用可靠性。

34、（2）本发明提出的电压钳位型碳化硅槽栅mosfet器件，源区位于特征沟槽底部和侧壁，且位于沟道区下方，栅电极仅位于特征沟槽侧壁，可以获得较小的栅源电容和栅漏电容，提升了器件动态特性；由于栅电极对应的栅介质层被阱区包覆，较好屏蔽了外加高电场，提升了栅极使用可靠性。

35、（3）本发明提出的电压钳位型碳化硅槽栅mosfet器件，当器件导通时，第一导电类型引流区、结型区和电流扩展层为电流流通提供了低阻通道，降低导通损耗。