一种晶圆结构的制造方法与流程

本发明涉及半导体领域，特别涉及一种晶圆结构的制造方法。

背景技术：

1、在28nm以下节点，传统的平面体硅金属氧化物半导体场效应管晶体管(metaloxide semiconductor field effect transistor，mosfet)结构由于短沟道效应，栅极对于沟道电流的控制已经下降到了不可接受的程度，需要栅控能力更强的工艺以优化器件性能。而具备更强栅控能力的先进节点半导体器件主要包括鳍形场效应管(fin fieldeffect transistor，finfet)和全耗尽绝缘体上硅晶体管(fully depleted silicon oninsulator，fdsoi)两种。

2、fdsoi器件采用一种特殊的结构来提高半导体器件的性能和功耗，其在衬底(substrate)上形成绝缘层和绝缘层中的薄层单晶硅，绝缘层通常为二氧化硅，被称为埋氧层(buried oxide，box)，薄层单晶硅被称为顶层硅或soi层。薄层单晶硅作为载流子通道，厚度极薄，在栅极电压的影响下可以做到表面导通沟道之外形成全耗尽区域，极大的降低了漏电流。埋氧层在soi层和衬底之间隔离了电流的流动，从而减少了漏电流和互连电容的影响，并改善了器件的开关速度和电容储存效果。由于fdsoi器件减少了电流的流失和电子的散射，它们可以提供更高的开关速度、更低的功耗和更好的抗辐射能力。fdsoi技术已广泛应用于高性能微处理器、存储器和射频电路等领域。

3、fdsoi的阈值电压影响器件的功耗和工作速度，阈值电压越低，在相同工作电压下有效驱动电压越高，因此饱和电压越小，输出电流越大，电流开关速度越高。但过低的阈值电压会导致关态电流急剧上升，从而导致漏电变大，功耗增加。反之，阈值电压越大，器件的开关速度越慢，功耗越小。

4、根据设计需求的不同，可以选择不同阈值电压的器件。在不改变器件结构的情况下得到阈值电压不同的器件，可以提高器件的制造效率。

技术实现思路

1、有鉴于此，本技术的目的在于提供一种晶圆结构的制造方法，可以在同一晶圆结构上设置不同阈值电压的半导体器件，提高器件的制造效率。

2、本技术实施例提供了一种晶圆结构的制造方法，包括：

3、提供衬底；

4、在所述衬底上形成多个半导体器件组；每个半导体器件组包括至少一个半导体器件；

5、所述半导体器件的形成过程包括：

6、形成所述衬底上的埋氧层、所述埋氧层上的沟道层和所述沟道层上的栅极结构，所述栅极结构包括从所述沟道层向上依次层叠的高k介质层、n型功函数层和金属间隙填充层；

7、所述多个半导体器件组包括第一器件组和第二器件组，所述第一器件组和所述第二器件组中的半导体结构还包括所述高k介质层和所述n型功函数层之间的p型功函数层；

8、所述第一器件组中的半导体器件和所述第二器件组中的半导体器件中p型功函数层的厚度不同，和/或，所述第一器件组中的半导体器件和所述第二器件中的半导体器件下方的衬底的掺杂状态不同，所述掺杂状态包括所述衬底与所述衬底上的沟道层的掺杂类型相同或相反。

9、可选的，若所述第一器件组中的半导体器件和所述第二器件组中的半导体器件中p型功函数层的厚度不同，则所述栅极结构的形成过程包括：

10、形成所述第一器件组和所述第二器件组中的沟道层上的高k介质层；

11、对所述第一器件组所在区域进行遮挡以形成所述第二器件组中的p型功函数层，以及对所述第二器件组所在区域进行遮挡以形成所述第一器件组中的p型功函数层；

12、形成所述第一器件组和所述第二器件组中的p型功函数层上的n型功函数层；

13、形成所述第一器件组和所述第二器件组中的n型功函数层上的金属间隙填充层。

14、可选的，若所述第一器件组中的半导体器件和所述第二器件组中的半导体器件中p型功函数层的厚度不同，则所述栅极结构的形成过程包括：

15、形成所述第一器件组和所述第二器件组中的沟道层上的高k介质层；

16、形成所述第一器件组和所述第二器件组中的具有预设厚度的p型功函数层；

17、对所述第一器件组所在区域进行遮挡以对所述第二器件组中的p型功函数层进行减薄，和/或，对所述第二器件组所在区域进行遮挡以对所述第一器件组中的p型功函数层进行减薄；

18、形成所述第一器件组和所述第二器件组中的p型功函数层上的n型功函数层；

19、形成所述第一器件组和所述第二器件组中的n型功函数层上的金属间隙填充层。

20、可选的，若所述第一器件组中的半导体器件和所述第二器件中的半导体器件下方的衬底的掺杂状态不同，则所述方法还包括：

21、对所述第一器件组所在区域的衬底进行遮挡以在所述第二器件组所在区域的衬底进行掺杂；和/或，对所述第二器件组所在区域的衬底进行遮挡以在所述第一器件组所在区域的衬底进行掺杂。

22、可选的，所述p型功函数层的厚度范围为(0nm,6nm]。

23、可选的，所述第一器件组中的半导体器件和所述第二器件组中的半导体器件中p型功函数层所属的厚度范围不同，所述厚度范围包括第一范围、第二范围和第三范围中的一种，所述第一范围为[1.5nm,2nm]，所述第二范围为[2.7nm,4nm]，所述第三范围为(4nm,6nm]。

24、可选的，所述第一器件组中的半导体器件中的沟道层的掺杂类型为n型，所述第一器件组中的半导体器件中的p型功函数层的厚度属于所述第一范围，所述第一器件组第一器件和第二器件中的至少一种，所述第一器件下的衬底和所述第一器件中的沟道层的掺杂类型相同，所述第二器件下的衬底和所述第二器件中的沟道层的掺杂类型相反。

25、可选的，所述第二器件组中的半导体器件中的沟道层的掺杂类型为p型，所述第二器件组包括第一分组和第二分组中的至少一种，所述第一分组中的半导体器件中的p型功函数层的厚度属于所述第二范围，所述第二分组中的半导体器件中的p型功函数层的厚度属于所述第三范围；

26、所述第一分组包括第三器件和第四器件中的至少一种，所述第三器件下的衬底和所述第三器件中的沟道层的掺杂类型相同，所述第四器件下的衬底和所述第四器件中的沟道层的掺杂类型相反；

27、所述第二分组包括第五器件和第六器件中的至少一种，所述第五器件下的衬底和所述第五器件中的沟道层的掺杂类型相同，所述第六器件下的衬底和所述第六器件中的沟道层的掺杂类型相反。

28、可选的，所述多个半导体器件组还包括第三器件组，所述第三器件组中的半导体器件不具有p型功函数层；所述栅极结构的形成过程包括：

29、形成所述第一器件组、所述第二器件组和所述第三器件组中的沟道层上的高k介质层；

30、对所述第一器件组和所述第三器件组所在区域进行遮挡以形成所述第二器件组中的p型功函数层，以及对所述第二器件组和所述第三器件组所在区域进行遮挡以形成所述第一器件组中的p型功函数层；

31、形成所述第一器件组、所述第二器件组和所述第三器件组中的p型功函数层上的n型功函数层；

32、形成所述第一器件组、所述第二器件组和所述第三器件组中的n型功函数层上的金属间隙填充层。

33、可选的，所述第三器件组中的半导体器件中的沟道层的掺杂类型为n型；

34、所述第三器件组包括第七器件和第八器件中的至少一种，所述第七器件下的衬底和所述第七器件中的沟道层的掺杂类型相同，所述第八器件下的衬底和所述第八器件中的沟道层的掺杂类型相反。

35、可选的，所述多个半导体器件组中，具有相同p型功函数层厚度，且具有相同掺杂状态的半导体器件，设置于同一区域范围内。

36、可选的，所述方法还包括：

37、所述沟道层上形成假栅结构；

38、位于所述假栅结构两侧的源极结构和漏极结构；

39、去除所述假栅结构得到假栅沟槽，所述假栅沟槽用于形成所述栅极结构。

40、可选的，所述方法还包括：

41、形成高k介质层和沟道层之间的氧化层、高k介质层和n型功函数层之间的高k介质保护层和刻蚀阻挡层、n型功函数层和金属间隙填充层之间的阻挡层中的至少一种。

42、可选的，所述氧化层的材料为氧化硅，厚度范围为[3nm,4nm]；

43、和/或，所述高k介质层的材料为hfo2，厚度范围为[1nm,1.5nm]；

44、和/或，所述高k介质保护层的材料为tin，厚度范围为[0.8nm,1.2nm]；

45、和/或，所述刻蚀阻挡层的材料为钽氮化物或钽化合物，厚度范围为[0.5nm,0.9nm]；

46、和/或，所述p型功函数层的材料为tin；所述n型功函数层的材料为钛铝，钛铝碳化物或钛铝氧化物，厚度范围为[4.5nm,5.5nm]；

47、和/或，所述阻挡层的材料为tin，厚度范围为[1.5nm,2.5nm]；

48、和/或，所述金属间隙填充层的材料为钨；所述金属间隙填充层和所述p型功函数层的厚度之和为预设值；

49、和/或，所述埋氧层的厚度为15nm，所述沟道层材料为硅，厚度为5nm。

50、可选的，所述方法还包括：

51、形成与所述半导体器件下的衬底连接的后栅极。

52、本技术提供了一种晶圆结构的制造方法，包括提供衬底，以及在衬底上形成多个半导体器件组，每个半导体器件组包括至少一个半导体器件，半导体器件包括埋氧层、埋氧层上的沟道层和沟道层上的栅极结构，栅极结构包括从沟道层向上依次层叠的高k介质层、n型功函数层和金属间隙填充层，多个半导体器件组包括第一器件组和第二器件组，第一器件组和第二器件组中的半导体结构还包括高k介质层和n型功函数层之间的p型功函数层。第一器件组中的半导体器件和第二器件组中的半导体器件中p型功函数层的厚度不同，和/或，第一器件组中的半导体器件和第二器件组中的半导体器件下方的衬底的掺杂状态不同，掺杂状态包括衬底与衬底上的沟道层的掺杂类型相同或相反，这样可以使第一器件组和第二器件组中的半导体器件具有不同的阈值电压，不同阈值电压通过p型功函数层的厚度和衬底的掺杂状态的至少之一调控，器件结构差异小，因此可以实现在同一晶圆上制造不同阈值电压的器件，易于实施，提高了器件的制造效率。