专利名称：：半导体集成电路装置的制造方法
技术领域：
：本发明涉及一种半导体集成电路装置的制造技术，确切地说是一种利用等离子体中的原子团或离子对半导体片子上的薄膜进行干法刻蚀的技术。用于制造LSI的氧化硅膜是一种典型的绝缘薄膜，通常采用等离子工艺由干法刻蚀系统(等离子刻蚀系统)进行加工。在采用典型等离子刻蚀系统之一的磁控微波等离子刻蚀系统的刻蚀工艺的情况下，首先利用抽气系统把含有反应室(刻蚀室)和放电室的刻蚀系统中的真空室抽空到约为10-6乇，然后经由针形阀，把反应气体引入真空室，使压力达到预定的数值(约为10-5—10-1乇)。用例如CF4、C2F6、C3F8或C4F8之类的碳氟化合物气体以及CHF3或CH2F2之类的含氢的碳氟化合物气体或者碳氟化合物基气体和氢气的混合气体，对沉积在硅片上的氧化硅膜进行刻蚀。以下通常将这些气体称为碳氟气体。由微波发生器(通常是磁控管)产生的1—10GHz(通常为2.45GHz)的微波通过波导传播并被引入组成放电室的放电管。放电管由绝缘材料(通常为石英或氧化铝)制成，以便通过微波。利用电磁铁和永久磁铁在放电室和反应室中形成局部磁场。当在上述状态下将微波电场引入放电室时，由于磁场和微波电场的协同作用，就发生磁场微波放电并形成等离子体。此时，反应气体在等离子体中分解，从而产生各种原子团和离子。反应气体分解的起因是反应气体分子中的电子与等离子体中的电子碰撞或吸收光而被激发到反键轨道。这些分解物被加于氧化硅膜的表面以参与氧化硅膜的刻蚀，它们对干法刻蚀特性有复杂的影响。日本专利公开109728/1991号公开了一种采用这类等离子工艺的干法刻蚀技术。硅LSI或TFT(薄膜晶体管)之类的电子器件的结构中，在硅膜(例如硅衬底、硅外延膜或多晶硅膜)、氮化硅膜或它们构成的多层膜上沉积了一个待进行干法刻蚀的目标材料的氧化硅膜。在高集成度电子器件的情况下，有可能开一个直径≤0.5μm且高宽比(孔深/孔径)大的接触孔，另外要求刻蚀技术具有高的精度和高的选择比以便将基质硅膜、氮化硅膜或由它们组成的多层膜的刻蚀量减为最小。为了实现这种刻蚀，必须精确地控制反应气体分解物的组分。然而，采用由等离子体中的电子碰撞引起反应气体分子分解的常规刻蚀方法难以实现这种控制。这是因为电子引起的选择性激发只能在能量最小的反键轨道上实现，而为了实现它所需的带有均匀能量的电子却无法在等离子体中得到。因此，必须在外部产生带有均匀能量的电子，并将其引入等离子体中，或者将能量均匀的光源引入等离子体中。但这将使刻蚀系统的成本大为提高。本发明的目的是提供一种实现高选择比和高精度刻蚀的技术。从本说明书和对附图的描述中，本发明的上述目的和独特性能将变得明显。以下将简要描述本申请所公开的发明的特征的概要。(1)在本发明的半导体集成电路装置制造方法中，借助于使等离子体中激发到亚稳态的惰性气体和干法刻蚀半导体衬底上薄膜所必需的反应气体在干法刻蚀薄膜时相互作用，来产生所需的分解物。(2)在根据方法(1)的本发明的半导体集成电路装置制造方法中，借助于将等离子干法刻蚀系统的等离子发生室与反应室分开并防止等离子体中的电子进入反应室的方法，降低了与电子碰撞所引起的反应气体的分解。(3)在本发明的半导体集成电路装置制造方法中，借助于使等离子体中激发到亚稳态的惰性气体同碳氟气体在干法刻蚀半导体衬底上的氧化硅膜时相互作用，选择性地产生所需的分解物。(4)在根据方法(3)的本发明的半导体集成电路装置制造方法中，碳氟气体是一种带有二个或更多碳原子的链式全氟化碳。(5)在根据方法(3)的本发明的半导体集成电路装置制造方法中，碳氟气体是一种带有二个到六个碳原子的链式全氟化碳。(6)在根据方法(3)的本发明的半导体集成电路装置制造方法中，碳氟气体是一种带有三个或更多碳原子的环状全氟化碳。(7)在根据方法(3)的本发明的半导体集成电路装置制造方法中，惰性气体是选自He、Ne、Ar、Kr和Xe的一种或多种稀有气体。(8)在根据方法(3)的本发明的半导体集成电路装置制造方法中，产生了对氮化硅有高选择比的分解物。(9)在根据方法(3)的本发明的半导体集成电路装置制造方法中，惰性气体对总气体流量的比值≥50％，而处理压力为0.1—1乇。(10)在根据方法(3)的本发明的半导体集成电路装置制造方法中，惰性气体对总气体流量的比值≥80％，而处理压力为100—500毫乇。(11)在根据方法(3)的本发明的半导体集成电路装置制造方法中，用无机材料作为干法刻蚀掩模。(12)在本发明的半导体集成电路装置制造方法中，借助于在对半导体衬底上氮化硅膜进行干法刻蚀时使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用，来选择性地产生所需的分解物。(13)在根据方法(12)的本发明的半导体集成电路装置制造方法中，借助于采用选自He、Ar、Kr和Xe的一种或多种稀有气体作为惰性气体而采用二氟甲烷作为碳氟气体，产生对硅具有高选择比的分解物。(14)在根据方法(3)的本发明的半导体集成电路装置制造方法中，惰性气体对总气体流量的比值≥80％，且处理压力为100—500毫乇。(15)在本发明的半导体集成电路装置制造方法中，包含下列步骤(a)—(d)(a)在半导体衬底主表面上形成具有LOCOS结构的一个场隔离膜，然后在由此场隔离膜包围的有源区中形成一个半导体元件，(b)在半导体结构的整个表面上沉积一层第一隔离膜，然后在第一隔离膜上沉积一层刻蚀速率不同于第一隔离膜的第二隔离膜，(c)借助于使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用，选择性地产生用以使第二隔离膜对第一隔离膜的选择比达到最大值的分解物，并利用这些分解物对第二隔离膜进行刻蚀，以及(d)借助于使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用，选择性地产生用以使第一隔离膜对半导体衬底的选择比达到最大值的分解物，并且借助于用这些分解物对第一隔离膜进行刻蚀而制作一个连接半导体衬底并与场隔离膜局部重叠的接触孔。(16)在根据方法(15)的本发明的半导体集成电路装置制造方法中，采用沉积在第二隔离膜上的无机材料作为掩模来对第二隔离膜进行刻蚀。(17)在根据方法(15)的本发明的半导体集成电路装置制造方法中，接触孔的直径≤0.3μm。(18)在根据方法(16)的本发明的半导体集成电路装置制造方法中，由无机材料构成的掩模用与第一隔离膜相同的材料制作。(19)本发明的半导体集成电路装置制造方法包含下列步骤(a)—(d)(a)在半导体衬底主表面上制作一个MISFET，(b)在半导体衬底的整个表面上沉积一层第一隔离膜，然后在第一隔离膜上沉积一层刻蚀速率不同于第一隔离膜的第二隔离膜，(c)借助于使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用，选择性地产生用于使第二隔离膜对第一隔离膜的选择比达到最大值的分解物，并利用这些分解物对第二隔离膜进行刻蚀，以及(d)借助于使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用，选择性地产生用于使第一隔离膜对半导体衬底的选择比达到最大值的分解物，并且借助于用这些分解物对第一隔离膜进行刻蚀而制作一个接触孔，该接触孔在MISFET栅电极和邻近于上述MISFET的一个MISFET的栅电极之间连接于半导体衬底并同两个栅电极局部重叠。(20)在根据方法(19)的本发明的半导体集成电路装置制造方法中，利用形成在第二隔离膜上的无机材料作为掩模来刻蚀第二隔离膜。(21)在根据方法(19)的本发明的半导体集成电路装置制造方法中，接触孔的直径≤0.25μm。(22)根据方法(20)的本发明的半导体集成电路装置制造方法，由无机材料构成的掩模用和第一隔离膜相同的材料制作。惰性气体被激发到亚稳态，比亚稳态到基态的跃迁被与等离子体的相互作用所抑制。由于亚稳态下的自发幅射寿命(亚稳态自然地变为基态的平均时间)是秒的数量级，故在反应室中可出现大量的亚稳态惰性气体。亚稳态惰性气体由于碰撞而释放能量并变为基态。该释放的能量是均匀的，从而有可能选择性地激发反应气体分子。以下对惰性气体典型例子的稀有气体的作用进行描述。表1示出了稀有气体(He、Ne、Ar、Kr和Xe)的亚稳能级的能量(注1)。表1.稀有气体的亚稳能级能量注1J.S.Chang，R.M.Hobson，YukimiIchikawa，TeruoKaneda，“DENRIKITAINOGENSHI·BUNSHIKATEI”P142(TOKYODENKIDAIGAKUSHUPPANKYOKU，1982)。如表1所示，各稀有气体限制在可使用的亚稳态。因此，要引入的碳氟气体分子的反键轨道必须存在于同稀有气体亚稳能级能量重合处，而且反键轨道分解的分解物必须更有利于刻蚀。而且，当利用分解物的性质来刻蚀氧化硅膜时，还必须了解其附着性、刻蚀性和选择性。表2示出了一些分解物及其各自所属的特性。表2分解物的特性和例子</tables>为了改善选择比，必须除去非选择性分解物。而且，为保持刻蚀形状精度，必须使用具有选择性和附着性的分解物。从表2的特性质可见，选择性行中的分解物较好。利用诸如对反应气体引入量、反应气体混合比和功率之类的通常系统控制，就可获得刻蚀速率。利用分子轨道计算(注2)可知从反键轨道的分解。借助于计算稀有气体的亚稳态和已知的分子反应，可以估计计算的精度。表3示出了甲硅烷(SiH4)反应的测量结果(注3)和计算结果。表3SiH4共振分解的计算结果注2K.Kobayashi，N.Kurita，H.Kumahora，K.Tago，Phys.Rev.B45，11299(1992)；K.Kobayashi，N.Kurita，H.Kumahora，K.Tago，Phys.Rev.A43，5810(1991)；K.Tago，H.Kumahora，N.Sadaoka，K.Kobayashi，Int.J.S.Supercomp.Appl.2，(1988)58。注3M.Tsuji，K.Kobayashi，S.Yamaguchi，Y.Nishimura，Che.Phys.Lett.158，470(1989)。从表3可见，利用分子轨道计算可在1eV的精度范围内测量分子反键轨道的能量。而且，利用分子轨道计算，有可能知道一些待选择用于产生表2“选择性”栏中所示的分解物的分子。从对用来产生表3所示物质的分解物和分子的计算中，可知中性分解所需的能量≥2ev，激发到反键轨道所需的最小能量为5—12eV，而分解物的电离势为10—13eV。从上述事实还可知，离子分解物所需的能量≥12eV。因此，由He和Ne可望选择性地产生离子性和中性分解物，并可望得到Ar、Kr和Xe选择性的中性分解。而且，借助于通过分子轨道计算考查从反键轨道的分解，有可能考查在各分子中是否存在由之产生表2中选择性分解物的反键轨道。表4示出了其中存在反键轨道且其激发能靠近稀有气体亚稳能级能量的各种分子。所考查的分子是碳氟气体中的CF4、CHF3、C2F4和C4F8。表4.具有由其产生选择性分解物的反键轨道的碳氟气体分子当使用与亚稳态稀有气体相互作用所造成的选择性分解时，还存在少许等离子体中电子所造成的分解。而且，在实际刻蚀工艺情况下，有可能由于离子入射而排出非选择性分解物。因此，为保护侧壁，可能需要把具有低刻蚀速率的粘着的CHF或CF混合起来。此时，必须采用CH2F2的选择性分解。而且，当一并使用保护性分解物时，使用由其产生的非选择性分解物相对小的CHF3选择性分解，也可实现较佳的刻蚀。然而，因为CF4产生大量非选择性分解物，故当把CHF3同CF4组合时，必须增大保护气体量。再者，即使把采用选择性分解的本发明的刻蚀方法与不采用由和亚稳态稀有气体相互作用所造成的选择性分解的常规刻蚀方法或与采用产生大量非选择性分解物的选择性分解的刻蚀方法组合起来，由于能够利用混合比控制各分解物的比率，也可获得较佳的结果。当采用借助于控制等离子体中电子引起的分解而进行的由与亚稳态稀有气体相互作用所造成的选择性分解时，必须使稀有气体等离子室同引入气体分解反应室在空间上分开。因为有可能借助于用槽板将二室分隔开来而把正离子和电中性的亚稳态稀有气体引入分解反应室，故可实现选择性分解和离子辅助刻蚀。图1是本发明实施例1所用微波等离子刻蚀系统的示意图；图2是半导体衬底主要部分的剖面图，示出了本发明实施例1的半导体集成电路装置的制造方法；图3是半导体衬底主要部分的剖面图，示出了本发明实施例1的半导体集成电路装置的制造方法；图4是半导体衬底主要部分的剖面图，示出了本发明实施例1的半导体集成电路装置的制造方法；图5是半导体衬底主要部分的剖面图，示出了本发明实施例1的半导体集成电路装置的制造方法；图6是半导体衬底主要部分的剖面图，示出了本发明实施例1的半导体集成电路装置的制造方法；图7是用于本发明实施例2的等离子刻蚀系统的示意图；图8是半导体衬底主要部分的剖面图，示出了本发明实施例2的半导体集成电路装置的制造方法；图9是半导体衬底主要部分的剖面图，示出了本发明实施例2的半导体集成电路装置的制造方法；图10是半导体衬底主要部分的剖面图，示出了本发明实施例2的半导体集成电路装置的制造方法；图11是半导体衬底主要部分的剖面图，示出了本发明实施例2的半导体集成电路装置的制造方法；图12是半导体衬底主要部分的剖面图，示出了本发明实施例2的半导体集成电路装置的制造方法；图13是用于本发明实施例3的微波等离子刻蚀系统的示意图；图14是半导体衬底主要部分的剖面图，示出了本发明实施例例3的半导体集成电路装置的制造方法；图15是半导体衬底主要部分的剖面图，示出了本发明实施例3的半导体集成电路装置的制造方法；图16是半导体衬底主要部分的剖面图，示出了本发明实施例3的半导体集成电路装置的制造方法；图17是半导体衬底主要部分的剖面图，示出了本发明实施例3的半导体集成电路装置的制造方法；图18是半导体衬底主要部分的剖面图，示出了本发明实施例3的半导体集成电路装置的制造方法；图19是半导体衬底主要部分的剖面图，示出了本发明实施例4的半导体集成电路装置的制造方法；图20是半导体衬底主要部分的剖面图，示出了本发明实施例4的半导体集成电路装置的制造方法；图21是半导体衬底主要部分的剖面图，示出了本发明实施例4的半导体集成电路装置的制造方法；图22是半导体衬底主要部分的剖面图，示出了本发明实施例4的半导体集成电路装置的制造方法；以及图23是半导体衬底主要部分的剖面图，示出了本发明实施例4的半导体集成电路装置的制造方法。下面将参照附图来详细描述本发明的实施例。图1是用于本实施例的微波刻蚀系统100的示意图。图1中，参考号101表示微波波导，102a和102b表示磁铁，103表示等离子发生室，而106表示反应室。由磁控管产生的2.45GHz的微波通过微波波导101被引入等离子发生室103。而且，材料气体G通过气体引入口104被引入等离子发生室103。借助于将微波引入等离子发生室103并用磁铁102a和102b产生一个约为1KG的磁场，在ECR位置105处由电子自旋共振将材料气体G转化成等离子体，其束流密度约为875G。此时，由材料气体G产生的中性分解物和离子性分解物被传送到反应室106中的半导体衬底(片子)的表面。用于支持半导体衬底1的支座107与向半导体衬底1馈送射频的射频电源108相连接，以产生自偏置并控制离子能量。下面是对本实施例采用微波等离子刻蚀系统100的刻蚀工艺的描述。这是一种广泛用作在隔离膜中制作连接孔以使同邻近于LO-COS(硅的局部氧化)结构场隔离膜的硅衬底形成接触的元件隔离技术的工艺。通常，必须制作连接孔来构成与衬底的接触，使之不和场隔离膜重叠。这是由于为苯基质场隔离膜在用干法刻蚀隔离膜的方法制作连接孔时因过腐蚀而被除去的话，会暴露出衬底，并使场隔离膜的元件隔离性质变坏。在布局设计不允许连接孔和隔离膜之间有重叠的情况下，由于光刻工艺中掩模对准精度之类的限制，难以实现0.3μm或更小的设计规则的LSI。因此，在此实施例情况下，如图2所示，LOCOS结构的场隔离膜2形成在单晶硅组成的半导体衬底1的主表面上，然后用通常的方法在被场隔离膜2所包围的有源区中制作诸如MISFET的半导体器件。MISFET包含一个由多晶硅膜构成的栅电极3、一层由氧化硅膜构成的栅隔离膜4、以及一对形成在半导体衬底1上的半导体区(源区和漏区)5.6。而且用氧化硅膜7来保护栅电极3的顶部和侧壁。然后，用CVD工艺在半导体衬底1的整个表面上沉积一层厚度为500—2000的氮化硅膜8，而且用CVD工艺在膜8上沉积一层厚度为5000—10000的BPSG(硼磷硅化物玻璃)膜9。然后如图3所示，在BPSG膜9上形成一个光抗蚀剂图形10。在MISFET的半导体区5上方的光抗蚀剂图形有一窗口11。窗口11的制作要使其一端和邻近于半导体区5的场隔离膜2相重叠。然后，将半导体衬底1装入微波等离子刻蚀系统100的反应室中以便利用光抗蚀剂图形10作为掩模来对BPSG膜9进行干法刻蚀。进行刻蚀时要使BPSG膜16对基质氮化硅膜8的选择比尽可能大。亦即，材料气体G由表5所示的碳氟反应气体和惰性气体的混合气体组成，且惰性气体的比例设定为混合气体总量的80％或以上。而且，此时的处理压力设定为100—500毫乇。表5刻蚀BPSG层和增大对Si3N4的选择比的条件图4示出了BPSG膜刻蚀进行到一半且场隔离膜2上的氮化硅膜8从窗口11的底部暴露出来的状态。图5示出了BPSG膜9刻蚀终止的状态。在本实施例的情况下，由于BPSG膜9是在对氮化硅膜8的选择比为最大的条件下刻蚀的，故氮化硅膜8起腐蚀停止层的作用，并且即使执行适当的过腐蚀，也有可能保护场隔离膜2重遭清除。图6示出了通过刻蚀清除残留的氮化硅膜8的方法完成了连接孔12达及MISFET半导体区5的状态。氮化硅膜8用微波等离子刻蚀系统100在氮化硅膜8对基质半导体衬底1的选择比为最大的条件下被刻蚀。亦即，材料气体G由表6所示的碳氟反应气体和惰性气体的混合气体组成，且惰性气体的比例设定为混合气体总量的80％或更大。而且，此时的处理压力设定为100—500毫乇。表6刻蚀Si3N4层和增大对Si的选择比的条件因此，本实施例使得有可能制作与场隔离膜2局部重叠的连接孔而不会清除掉场隔离膜2，从而实现0.3μm或更小设计规则的LSI。图7是用于本实施例的等离子刻蚀系统200的示意图。等离子刻蚀系统200装备有一个环绕石英圆筒201的天线202以便借助于向天线202馈送射频将电磁波引入圆筒201。在真空室203的外面提供有线圈204和205以便沿轴向产生磁场。经由气体引入口206引进的材料气体G被轴向磁场和射频转变成等离子体，而此时产生的中性分解物和离子性物质被传送到执行刻蚀的半导体衬底1的表面。实施例1采用光抗蚀剂图形10作为刻蚀BPSG膜9的掩模。然而，此种情况下，必须考虑光抗蚀剂被腐蚀时产生的各种产物对选择性的影响。亦即，必须确定能够防止刻蚀产物产生非选择性物质的光抗蚀剂材料和刻蚀条件。因此，在本实施例中，用CVD工艺在BPSG膜9上沉积了一个厚度为500—2000A的氮化硅膜13以便为图8所示在氮化硅膜13上形成一个光抗蚀剂图形10。在MISFET的一个半导体区5的上方，光抗蚀剂图形10有一个窗口11，它制作成窗口11的一端与邻近于半导体区5的场隔离膜2相重叠。然后如图9所示，用光抗蚀剂图形10作为掩模，在一般刻蚀条件下对氮化硅膜13进行刻蚀。然后，用灰化法清除光抗蚀剂膜10，接着用氮化硅膜13作为掩模对BPSG膜9进行干法刻蚀。此刻蚀在BPSG膜9对氮化硅膜13(以及氮化硅膜8)的选择比为最大的条件下执行。亦即，采用表7所示的碳氟反应气体和惰性气体的混合气体来执行此刻蚀，且惰性气体的含量设定为混合气体总量的80％或更大，而处理压力设定为100—500毫乇。表7刻蚀BPSG层和增大对Si3N4的选择比的条件图10示出了BPSG膜9的刻蚀进行到一半而场隔离膜2上的氮化硅膜8从窗口11的底部暴露出来的状态。图11示出了BPSG膜9的刻蚀终止的状态。因为在对氮化硅膜8的选择比最大的条件下刻蚀BPSG膜9，故氮化硅膜8起腐蚀停止层的作用，且即使执行了足够的过腐蚀，也有可能防止场隔离膜2被清除。图12示出了借助于通过刻蚀清除残留的氮化硅膜8和13的方法完成了连接孔12达及MISFET半导体区5的状态。氮化硅膜8和13是在氮化硅膜8和13对基质半导体衬底1的选择比为最大的条件下，利用等离子刻蚀系统200来刻蚀的。亦即，材料气体G由表8所示的碳氟气体和惰性气体的混合气体所组成，且惰性气体的比例设定为混合气体总量的80％或更大。而且，此时的处理压力设定为100—500毫乇。表8刻蚀Si3N4层和增大对Si的选择比的条件因此，在不使用光抗蚀剂作为刻蚀BPSG膜9用掩膜的这一实施例中，消除了光抗蚀剂被腐蚀时产生的产物对选择性的影响，从而进一步改善了刻蚀选择性。图13是用于此实施例的微波等离子刻蚀系统300的示意图。在图13中，数字301表示微波波导，302表示磁铁，而303表示等离子发生室。由磁控管产生的24.5GHz的微波径由微波波导301被引入等离子发生室303。在等离子发生室303中产生了经由气体引入口304引进的惰性气体的等离子体。沿着等离子发生室303和反应室305之间的边界设置多个栅电极306，通过交替改变栅电极306的电位为正负态，在等离子体中只有除电子以外的离子被引入反应室305。当惰性气体的亚稳原子各向同性地扩散时被引入反应室305，因为它们不受电场的影响。反应气体通过气体引入口307被引入反应室305，并且由于与惰性气体的亚稳原子相互作用而产生预定的分解物。然后，分解物和惰性气体离子被传送到半导体衬底1的表面，从而开始刻蚀并继续。下面描述采用微波等离子刻蚀系统的刻蚀工艺。这是一种在隔离膜中制作连接孔以便在两个相邻的MISFET栅电极之间同硅衬底形成接触的工艺。例如，虽然栅电极之间的距离被降低到低达约0.25μm，当用于制作连接孔的光刻掩模的分辨率约为0.3μm时，也是不可能在栅电极之间制作连接孔的。因此，在本实施例中，场隔离膜2被制作在半导体衬底1的主表面上，然后用图14所示的通常方法在被场隔离膜2所包围的有源区中制作包含有一个栅电极3、一个栅隔离膜4和一对半导体区(源区和漏区)5和6的MISFET。此时，相邻栅电极3之间的间距约为0.25μm。而且，栅电极3的顶部和侧壁由氧化硅膜7加以保护。然后，用CVD工艺在半导体衬底1的整个表面上沉积一层厚度为500—2000的氮化硅膜15，而且用CVD工艺在膜15上沉积一个厚度为5000—10000的BPSG膜16。然后如图15所示，在BPSG膜16上形成一个光抗蚀剂图形17。光抗蚀剂图形17在MISFET一个半导体区6的上方有一个窗口18。窗口18的直径约为0.3μm，此直径大于栅电极3之间的距离(约为0.25μm)。亦即，窗口18制作成其一部分同栅电极3重叠。然后将半导体衬底1装入微波等离子刻蚀系统300的反应室305中，以便用光抗蚀剂图形17作为掩模对BPSG膜16进行干法刻蚀。此刻蚀如此执行，以致BPSG膜16对基质氮化硅膜15的选择比最大。亦即，材料气体G由表7所示的碳氟反应气体和惰性气体的混合气体所组成，且惰性气体的比例设定为混合气体总量的80％或更大。而且，此时的处理压力设定为100—500毫乇。图16示出了BPSG膜的刻蚀进行到一半而氮化硅膜15从窗口18底部暴露出来的状态。图17示出了BPSG膜9刻蚀终止的状态。在此实施例中，因为BPSG膜16在对氮化硅膜15的选择比为最大的条件下进行刻蚀，故氮化硅膜15起刻蚀停止层的作用，因而即使执行了足够的过腐蚀，也有可能防止用于保护栅电极3的氧化硅膜7被除去。图18示出了通过刻蚀清除残留的氮化硅的方法而完成了连接孔19达及半导体区6的状态。利用微波等离子刻蚀系统300，在氮化硅膜15对基质半导体衬底1的选择比为最大的条件下，对氮化硅膜15进行刻蚀。亦即，材料气体G由表8所示的碳氟反应气体和惰性气体的混合气体所组成，且惰性气体的比例设定为混合气体总量的80％或更大。而且，此时的处理压力设定为100—500毫乇。如上所述，用此实施例有可能实现栅电极3之间的间距约为0.25μm的LSI，这是因为有可能制作与栅电极3相重叠的连接孔19而不清除保护栅电极3的氧化硅膜7。上述实施例3采用光抗蚀剂图形17作为掩模来刻蚀BPSG膜16。但在本实施例中，必须选择光抗蚀剂材料和刻蚀条件以防止光抗蚀剂被腐蚀时产生的产物产生非选择性分解物。因此，在本实施例中，用CVD工艺在BPSG膜16上沉积一个厚主为500—2000的氮化硅膜20，以便如图19所示在氮化硅膜20上形成光抗蚀剂图形17。然后如图20所示，用光抗蚀剂17作为掩模，在通常刻蚀条件下对氮化硅膜20进行刻蚀。然后用灰化法清除掉光抗蚀剂图形17，并接着用氮化硅膜20作为掩模，对BPSG膜16进行干法刻蚀。此刻蚀在BPSG膜16对氮化硅膜20(以及氮化硅膜15)的选择比最大的条件下，用微波等离子刻蚀系统300来执行。亦即，用表7所示的碳氟反应气体和惰性气体的混合气体来执行刻蚀，且惰性气体的比例设定为混合气体总量的80％或更大，而处理压力设定为100—500毫乇。图21示出了BPSG膜16的刻蚀进行到一半而氮化硅膜15从窗口18底部暴露出来的状态。图22示出了BPSG膜16刻蚀终止的状态。因为BPSG膜16在对氮化硅膜15的选择比为最大的条件下被刻蚀，故氮化硅膜15起刻蚀停止层的作用，而且即使执行了足够的过腐蚀，也有可能防止保护栅电极3的氧化硅膜7被清除。图23示出了通过刻蚀清除残留的氮化硅膜15和20的方法而完成了连接孔19达及MISFET半导体区6的状态。氮化硅膜15用等离子刻蚀系统300在氮化硅膜15对基质半导体衬底1的选择比为最大的条件下被刻蚀。亦即，材料气体G由表8所示的碳氟反应气体和惰性气体的混合气体所组成，且惰性气体的比例设定为混合气体总量的80％或更大。而且，此时的处理压力设定为100—500毫乇。于是，利用这一不使用光抗蚀剂作BPSG膜刻蚀掩模的实施例，就消除了光抗蚀剂被腐蚀时产生的产物对选择性的影响，从而进一步改善了刻蚀选择性。前面已用实施例的方法具体描述了本发明发明人提出的发明。然而不言自明，本发明不受限于这些实施例，只要不偏离本发明的要旨，本发明的各种修正都是可以实现的。用于本发明的反应气体和惰性气体不限于实施例1—4的各种组合。应该指出的是，也可以采用例如表9所示的组合。表9惰性气体和反应气体的组合按选择性分解物特性的分类上表9所示的反应气体和惰性气体的各种组合分类如下A只产生选择性分解物的组合组，B产生选择性和保护性分解物的组合组，C产生选择性分解物和少量非选择性分解物的组合组，D产生选择性分解物和大量非选择性分解物的组合组，E由等离子体分解的反应气体组。用于本发明的反应气体和惰性气体组合包括A组及其组合的元素，包括A和B组的结合中A组元素的各元素的组合，包括A、B和C组的结合中A组元素的各元素的组合，包括A、B和D组的结合中A组元素的各元素的组合，包括A、B、C和D组的结合中A组元素的各元素的组合，以及包括A、B、C、D和E组的结合中A组元素的各元素的组合。下面是对本申请所公开的各发明中典型发明的优点的简要描述。根据本发明，可以精确地控制反应气体分解物的组分，并实现高精度、高选择比的刻蚀，因而可制造结构精细且集成高度的半导体集成电路装置。权利要求1.一种半导体集成电路装置的制造方法，它包含下列步骤选择性地获得所需的分解物，以便通过使等离子体中激发到亚稳态的惰性气体与干法刻蚀半导体衬底上薄膜所需的反应气体相互作用来对薄膜进行干法刻蚀。2.根据权利要求1的半导体集成电路装置的制造方法，其中通过使等离子干法刻蚀系统的等离子发生室与反应室分隔开来并防止等离子体中的电子进入反应室，减弱由于与电子碰撞所引起的反应气体的分解。3.一种半导体集成电路装置的制造方法，它包含下列步骤通过使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用而选择性地获得所需的分解物，以便对半导体衬底上的氧化硅膜进行干法刻蚀。4.根据权利要求3的半导体集成电路装置的制造方法，其中的碳氟气体是一种带有两个或多个碳原子的链式全氟化碳。5.根据权利要求3的半导体集成电路装置的制造方法，其中的碳氟气体是一种带有2—6个碳原子的链式全氟化碳。6.根据权利要求3的半导体集成电路装置的制造方法，其中的碳氟气体是一种带有3个或多个碳原子的环状全氟化碳。7.根据权利要求3的半导体集成电路装置的制造方法，其中的惰性气体是选自He、Ne、Ar、Kr和Xe的一种或更多种的稀有气体。8.根据权利要求3的半导体集成电路装置的制造方法，其中，获得了对氮化硅具有高选择比的分解物。9.根据权利要求3的半导体集成电路装置的制造方法，其中，惰性气体与总气体流量的比≥50％，而处理压力为100毫乇—1乇。10.根据权利要求3的半导体集成电路装置的制造方法，其中，惰性气体与总气体流量的比≥80％，而处理压力为100—500毫乇。11.根据权利要求3的半导体集成电路装置的制造方法，其中，用一种无机材料作为干法刻蚀掩模。12.一种半导体集成电路装置的制造方法，它包含下列步骤当半导体衬底上的氮化硅膜被刻蚀时，通过使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用而选择性地获得所需的分解物。13.根据权利要求12的半导体集成电路装置的制造方法，其中，对硅具有高选择比的分解物是采用一种或多种选自He、Ne、Ar、Kr和Xe的稀有气体作为惰性气体而二氟甲烷作为碳氟气体获得的。14.根据权利要求12的半导体集成电路装置的制造方法，其中，惰性气体与总气体流量的比≥80％，而处理压力为100—500毫乇。15.一种半导体集成电路装置的制造方法，它包含下列步骤(a)在半导体衬底的主表面上形成一层具有LOCOS结构的场隔离膜，并接着在被场隔离膜包围的有源区中制作半导体元件；(b)在半导体衬底的整个表面上沉积一层第一隔离膜，并接着在第一隔离膜上沉积一层刻蚀速率不同于第一隔离膜的第二隔离膜；(c)通过使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用而选择性地产生这样的分解物以致第二隔离膜对第一隔离膜的选择比成为所需的数值，并利用这些分解物对第二隔离膜进行刻蚀；(d)通过使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用而选择性地产生这样的分解物以致第一隔离膜对半导体衬底的选择比成为所需的数值，并通过用这些分解物对第一隔离膜进行刻蚀而制作与半导体衬底相连接并和场隔离膜局部重叠的接触孔。16.根据权利要求15的半导体集成电路装置的制造方法，其中，利用形成在第二隔离膜上的无机材料作为掩膜刻蚀第二隔离膜。17.根据权利要求15的半导体集成电路装置的制造方法，其中，接触孔的直径≤0.3μm。18.根据权利要求16的半导体集成电路装置的制造方法，其中，由无机材料构成的掩模是用和第一隔离膜相同的材料制作的。19.一种半导体集成电路装置的制造方法，它包含下列步骤(a)在半导体衬底的主表面上制作MISFET；(b)在半导体衬底的整个表面上沉积一个第一隔离膜，并接着在第一隔离膜上沉积一个刻蚀速率不同于第一隔离膜的第二隔离膜；(c)通过使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用而选择性地产生这样的的分解物以致第二隔离膜对第一隔离膜的选择比成为所需的数值，并利用这些分解物对第二隔离膜进行刻蚀；以及(d)通过使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用而选择性地产生这样的分解物以致第一隔离膜对半导体衬底的选择比成为所需的数值，并借助于用这些分解物对第一隔离膜进行刻蚀而制作一个在MISFET栅电极和邻近于此MISFET的另一个MISFET的栅电极之间连接于半导体衬底并和这些栅电极局部重叠的接触孔。20.根据权利要求19的半导体集成电路装置的制造方法，其中，利用形成在第二隔离膜上的无机材料作为掩模刻蚀第二隔离膜。21.根据权利要求19的半导体集成电路装置的制造方法，其中，MISFET栅电极和邻近于这一MISFET的另一个MISFET的栅电极之间的距离≤0.25μm。22.根据权利要求20的半导体集成电路装置的制造方法，其中，由无机材料构成的掩模是由和第一隔离膜相同的材料制作的。23.一种半导体集成电路装置的制造方法，它包含下列步骤(a)将待加工的其一个主表面上几乎完全形成了氧化硅膜的半导体片子装入真空气相反应室中；以及(b)在真空气相反应室内具有产生主链中至少带有两个碳原子的环状碳氟主反应气体和指定的激发或分解物功能的外加惰性气体气氛中，利用等离子干法刻蚀选择性地清除待加工的半导体片子的主表面上的氧化硅膜。24.根据权利要求23的半导体集成电路装置的制造方法，其中，在待加工的半导体一个主表面的氧化硅膜上未形成主要由有机物质构成的薄膜的情况下进行等离子干法刻蚀。25.根据权利要求23的半导体集成电路装置的制造方法，其中在氧化硅膜下方形成厚度小于氧化硅膜的氮化硅膜，并与氧化硅膜相接触。26.根据权利要求24的半导体集成电路装置的制造方法，其中在氧化硅膜下方形成厚度小于氧化硅膜的氮化硅膜，并与氧化硅膜相接触。全文摘要为了在LSI制造中实现高选择比和高精度的刻蚀，在对半导体衬底上的薄膜进行干法刻蚀时，借助于使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用并选择性地获得所需的分解物的方法，精确地控制了反应气体分解物的组分。文档编号H01L21/311GK1128899SQ9510716公开日1996年8月14日申请日期1995年6月12日优先权日1994年6月13日发明者德永尚文,奥平定之,水谷巽,田子一农,数见秀之,吉冈健申请人:株式会社日立制作所