专利名称：薄膜半导体集成电路的制作方法
技术领域：
本发明涉及防止N-沟道型薄膜晶体管(TFT)恶化的高可靠性薄膜半导体集成电路。
如图4所示，连接P-沟道型薄膜晶体管(TFT)401的漏电极与N-沟道型TFT402的漏电极构成“非”门电路。在这种状态下，大电流流入N-沟道型TFT402的漏电极。
如图5所示，若N-沟道型TFT402的漏电压高，N-沟道型TFT402的栅电极中的电子被俘获到邻近漏区的作为绝缘膜的氧化膜中，因而，在漏区与沟道形成区之间的界面部分中形成弱P-型区。这防止了N-沟道型TFT402中的漏电流。因而，要求VDS比正常情况要增大，如图6所示，而且，N-沟道型TFT402的沟道形成区的厚度增大。以减小弱P-型区的影响。
结果，与P-沟道型TFT相比，N-沟道型TFT的特性容易变化和恶化。因此，特性恶化降低了薄膜半导体集成电路的可靠性。在其它基本电路，例如与非门(NAND)电路中，这是相同的。即，与“非”门电路类似，接地的N-沟道型TFT容易恶化。
如上所述，当漏电压高时，漏区周围产生强电场(有高强度)，因而，在沟道形成区内形成弱P-型区。从而防止了漏电流。因此，与P-沟道TF1比，N-沟道型TFT的特性容易恶化。
本发明的目的是解决上述问题。
如
图1A所示，用薄膜晶体管(TFT)构成“非”门电路，在P-沟道型TFT101和N-沟道型TFT103之间设置传输门电路102。因而，传输门电路102产生电压降，N-沟道型TFT103的漏区附近的电场减弱，以防止特性恶化。
如图3A所示，在用TFT构成的“非”门电路中，在P-沟道型TFT301和N-沟道型TFT302之间设置了N-沟道型TFT303和P-沟道型TFT304，因而，N-沟道型TFT303和P-沟道型TFT304产生电压降N-沟道型TFT302的漏区附近的电场减弱，以防止特性恶化。
而且，如图3C所示，在TFT构成的“非”门电路中，在P-沟道型TFT301和N-沟道型TFT302之间设置N-沟道型TFT306，因而，N-沟道型TFT306产生电压降，N-沟道型TFT302的漏区附近的电场减弱，以防止特性恶化。
此外，如图2A所示，当用TFT构成的NAND电路中的N-沟道型TFT203的源电极接地时，N-沟道型203的漏电极与N-沟道型TFT204和P-沟道型TFT205连接产生电压降，接地的N-沟道型TFT203的漏区附近的电场减弱，以防止特性恶化。
图1A至1D和图2A至2D示出了按本发明的实施例的薄膜半导体集成电路中，由薄膜晶体管(TFT)构成的包括传输门电路的“非”门电路；图3A和3C示出了用按本发明的另一实施例的薄膜半导体集成电路中的N-沟道型TFT或P-沟道型TFT构成的“非”门电路；图4示出了常规薄膜半导体集成电路中的“非”门电路；图5展示了常规薄膜半导体集成电路中的N-沟道型TFT的沟道恶化情况；
图6展示了常规薄膜半导体集成电路中，N-沟道型TFT的沟道恶化情况下的VDS-ID特性；图7A至7D和图8A至8D示出了用按本发明的另一实施例的薄膜半导体集成电路中的N-沟道型TFT或P-沟道型TFT构成的NAND电路；图9示出了用按本发明的另一实施例的薄膜半导体集成电路中的N-沟道型TFT构成的NAND电路；和图10示出了按另一实施例的薄膜半导体集成电路中的TFT构成的包括传输门电路的“非”门电路的布图。
实施例1图1A所示的“非”门电路中、传输门电路102与输入端连接，并被设置在P-沟道型薄膜晶体管(TFT)101和N-沟道型TFT103之间。传输门电路102是与输入信号电平无关的开关电路。而且，由于产生电压降，N-沟道型TFT103的漏区附近的电场减弱。结果，可防止N-沟道型TFT103的特性恶化。可设置多个传输门电路。
图10的实施例布图中，与栅电极连接的布局(布线)有交叉形。晶体管跨接在交叉形的栅电极和布线上。
布线1是供给漏电压的漏布线，布线2是供给地电压的接地布线。栅电极和布线有四部分，即，输入布线3，第一栅电极和布线4，第二栅电极和布线5，第三栅电极和布线6。栅电极和布线4和6用相同的第一直线构成，输入布线3和栅电极和布线5用相同的第二直线构成。第一直线几乎垂直于第二直线。
N-型半导体区7是跨在第一栅电极和布线4上形成的，以构成N-沟道型TFT103。同样，P-型半导体区10是跨在第三栅电极和布线6上形成的，以构成P-沟道型TFT101。N-型半导体区8和P-型半导体区9是跨在第二栅电极和布线5上形成的，以构成N-沟道型和P-沟道型TFT。即，传输门电路102。
N-型半导体区7中的一个与接地布线2连接，P-型半导体区10中的一个与漏布线连接。按几乎与第二栅电极和布线5平行的方向形成布线11和12。布线11连接N-型半导体区7和P-型半导体区9。布线12连接P-型半导体区9和10和N-型半导体区8。从而线13延伸输出布线13。
图10中，形成P-型半导体区9。图3C展示没有形成P-型半导体区9的情况。图3A和3B是图3C的改型。基本结构是图10中未设置P-型半导体9的结构。
实施例2在用TFT构成的“非”门电路中，如图1B所示，在传输门电路102与N-沟道型TFT103之间设置N-沟道型TFT104，“非”门电路的输入信号加给N-沟道型TFT104。由于图1B表示电路的电压降大于图1A表示电路的电压降，源电极接地的N-沟道型TFT103的漏区附近的电场再次减弱，因而，能防止特性恶化。可以设置多个N-沟道型TFT。
在该实施例中，由于把N-沟型TFT104加到图1A中的电路，该实施例是以图10的结构为基础。
实施例3用TFT构成的“非”门电路中，如图1C所示，处于ON态中的N-沟道型TFT105设置在图1A的传输门路102与N-沟道型TFT103之间。由于图1C的电路引起的电压降大于图1A的电路引起的电压降，源电极接地的N-沟道型TFT的漏区附近的电场进一步减弱。可以设置多个N-沟道型TFT。
实施例中，由于图1A的电路加了N-沟道型TFT105，实施例是以图10的结构为基础。
实施例4用TFT构成的“非”门电路中，如图1D所示。处于ON状态中的P-沟道型TFT106设置在图1A的传输门电路102与N-沟道型TFT103之间。由于图1D的电路引起的电压降大于图1A的电路引起的电压降，源电极接地的N-沟道型TFT103的漏区附近的电场进一步减弱，因此，可防止特性恶化。可设置多个P-沟道型TFI。
实施例中，由于P-沟道型TFT106加到图1A的电路上，该实施例以图10的结构为基础。
实施例5用TFT构成的“非”门电路中，如图2A所示，处于ON状态的P-沟道型TFT205设置在图1B的“非”门电路的N-沟道型TFT103，104(203和204)之间。由于设置的P-沟道型TFT产生电压降，可防止源电极接地的N-沟道型TFT23的特性恶化。可设置多个P-沟道型TFT。
本实施例中，由于N-沟道型TFT204和P-沟道型TFT205加到图1A的电路上，本实施例以图10的结构为基础。
实施例6用TFT构成的“非”门电路中，如图2B所示，处于ON状态的P-沟道型TFT205设置在图1C的“非”门电路中的N-沟道型TFT103和105(203和206)之间。由于设置的P-沟道型TFT产生电压降可防止源电极接地的N-沟道型TFT203的特性恶化。能设置多个P-沟道型TFT。
本实施例中，由于N-沟道型TFT206和P-沟道型TFT205加到图1A的电路上，本实施例以图10的结构为基础。
实施例7用TFT构成的“非”门电路中，如图2C所示，加有给“非”门电路的输入信号的N-沟道型TFT208设置在图1D的“非”门电路中的P-沟道型TFT106(207)与N-沟道型TFT103(203)之间。由于，设置的N-沟道型TFT产生电压降。可防止源电极接地的N-沟道型TFT203的特性恶化。可设置多个N-沟道型TFT。
实施例中，由于N-沟道型TFT208和P-沟道型TFT207加到图1A的电路上，实施例以图10的结构为基础。
实施例8用TFT构成的“非”门电路中，如图2D所示，处于ON状态的N-沟道型TFT208设置在图1D的“非”门电路中的P-沟道型TFT106(207)与N-沟道型TFT103(203)之间。由于设置的N-沟道型TFT产生电压降，可防止源电极接地的N-沟道型TFT的特性恶化。可设置多个N-沟道型TFT。
实施例中，由于N-沟道型TFT208和P-沟道型TFT207加到图1A的电路上，实施例以图10的结构为基础。
实施例9用TFT构成的“非”门电路中，如图3A所示，N-沟道型TFT303和P-沟道型TFT304设置在P-沟道型TFT301与N-沟道型TFT302之间。给“非”门电路的输入信号加到N-沟道型TFT303，P-沟道型TFT304处于ON状态。因而，由于设置的TFT产生电压降，可防止源电极接地的N-沟道型TFT302的特性恶化。可设置多个N-沟道型TFT和多个P-沟道型TFT。
实施例10用TFT构成的“非”门电路中，如图3B所示，N-沟道型TFT305和P-沟道型TFT304设置在P-沟道型TFT301与N-沟道型TFT302之间。N-沟道型TFT305和P-沟道型TFT304的每一个均处于ON状态。因而，由于所设置的TFT产生电压降，可防止源电极接地的N-沟道型TFT302的特性恶化。可设置多个N-沟道型TFT和多个P-沟道型TFT。
实施例11用TFT构成的“非”门电路中，如图3C所示，N-沟道TFT306设置在P-沟道型TFT301与N-沟道型TFT302之间。给“非”门的输入信号加到N-沟道型TFT306。因而，由于设置的TFT产生电压降，可防止源电极接地的N-沟道型TFT302的特性恶化。可设置多个N-沟道型TFT。
实施例12用TFT构成的NAND电路中，如图7A所示，处于ON状态的N-沟道型TFT703设置在N-沟道型TFT701与702之间。该状态下，由于设置的TFT703产生电压降，可防止源电极接地的N-沟道型TFT702的特性恶化。可设置多个N-沟道型TFT。
实施例13用TFT构成的NAND电路中，如图7B所示，N-沟道型TFT705设置在N-沟道型TFT702和704之间，设置的N-沟道型TFT705与输入端A连接，即，N-沟道型TFT705。在该状态下，由于设置的N-沟道型TFT705产生电压降，可防止源电极接地的N-沟道型TFT702的特性恶化。可设置多个N-沟道型TFT。
实施例14用TFT构成的NAND电路中，如图7C所示。N-沟道型TFT707设置在N-沟道型TFT701与706之间，设置的N-沟道型TFT707连接输入端B。即，N-沟道TFT706。在该状态下，由于所设置的N-沟道型TFT707产生电压降。可防止源电极接地的N-沟道型TFT706的特性恶化。可设置多个N-沟道型TFT。
实施例15用TFT构成的NAND电路中，如图7D所示，处于ON状态的P-沟道型TFT708设置在N-沟道型TFT701与702之间。该状态下，由于设置的P-沟道型TFT708产生电压降，防止源电极接地的N-沟道型TFT702的特性恶化。可设置多个P-沟道型TFT。
实施例16用TFT构成的NAND电路中，如图8A所示，处于ON状态的N-沟道型TFT803设置在图7B的NAND电路中的N-沟道型TFT704(801)与705(804)之间。在该状态下，由于N-沟道型TFT803和804产生电压降。可防止源电极接地的N-沟道型TFT802的特性恶化。可设置多个N-沟道型TFT。
实施例17用TFT构成的NAND电路中，如图8B所示，处于ON状态的P-沟道型TFT805设置在图7B的NAND电路中的N-沟道型TFT704(801)与705(804)之间。在该状态下，N-沟道型TFT804和P-沟道型TFT805产生电压降，可防止源电极接地的N-沟道型TFT802的特性恶化。可设置多个P-沟道型TFT。
实施例18用TFT构成的NAND电路中，如图8C所示，处于ON状态的N-沟道型TFT808设置在图7C的NAND电路中的N-沟道型TFT706(806)与707(807)之间。该状态下，由于N-沟道型TFT807和808产生电压降，可防止源电极接地的N-沟道型TFT806的特性恶化。可设置多个N-沟道型TFT。
实施例19用TFT构成的NAND电路中，如图8D所示。处于ON状态的P-沟道型TFTS09设置在图7C的NAND电路中的N-沟道型TFT706(806)与707(807)之间。该状态下，由于N-沟道型TFT807和P-沟道型TFT809产生电压降。可防止源电极接地的N-沟道型TFT806的特性恶化。可设置多个P-沟道型TFT。
实施例20用TFT构成的NAND电路中，如图9所示，N-沟道型TFT903和904设置在N-沟道型TFT901和902之间。该状态下，输入端A与N-沟道型TFT901和904连接，输入端B与N-沟道型TFT902和903连接。由于N-沟道型TFT903和904产生电压降，可防止源电极接地的N-沟道型TFT902的特性恶化。可设置多个N-沟道型TFT。
如上所述，本发明中，由于源电极接地的N-沟道型TFT的漏电极与N-沟道型或P-沟道型TFT连接，因而，产生电压降，源电极接地的N-沟道型TFT的漏区附近的电场可减弱。也能防止N-沟道型TFT的特性恶化。而且，可改善薄膜半导体集成电路的可靠性。
权利要求
1.一种薄膜半导体集成电路，包括一个第一薄膜晶体管(TFT)电路，它包括至少一个P-沟道型TFT，并有第一信号输入端，和第一信号输出端；一个第二TFT电路，它包括至少一个N-沟道型TFT、有与第一信号输入端连接的第二信号输入端和第二信号输出端；和至少一个设置在第一和第二信号输出端之间的传输门电路。
2.按权利要求1的电路，其特征是，传输门电路有两个输入端，加给第一和第二TFT电路的输入信号是输入到传输门电路的两个输入端。
3.按权利要求1的电路，其特征是，第二TFT电路还包括至少一个处于ON态的N-沟道型TFT。
4.按权利要求1的电路，其特征是，第二TFT电路还包括至少一个把输入信号输入到N-沟道型TFT。
5.按权利要求1的电路，其特征是，第二TFT电路还包括至少一个处于ON状态的P-沟道型TFT。
6.按权利要求1的电路，其特征是，第二TFT电路还包括至少一个处于ON状态的N-沟道型TFT和至少一个处于ON状态的P-沟道型TFT。
7.按权利要求1的电路，其特征是，第二TFT电路还包括至少一个输入输入信号的N-沟道型TFT，和至少一个处于ON状态的P-沟道型TFT。
8.按权利要求1的电路，其特征是，第二TFT电路还包括至少一个处于ON状态的N-沟道型TFT和至少一个输入输入信号的P-沟道型TFT。
9.一种薄膜半导体集成电路，包括一个第一薄膜晶体管(TFT)电路，它包括至少一个P-沟道型TFT，有第一信号输入端和第一信号输出端；一个第二TFT电路，它包括至少一个N-沟道型TFT，和至少一个与N-沟道型TFT连接的P-沟道型TFT，有第二信号输入端和第二信号输出端，其中P-沟道型TFT处于ON状态；和至少一个设置在第一与第二信号输出端之间的N-沟道型TFT。
10.按权利要求9的电路，其特征是，第二TFT电路的P-沟道型TFT的源和漏端与设置的N-沟道型TFT和第二TFT电路的N-沟道型TFT连接。
11.一种薄膜半导体集成电路，包括一个第一薄膜晶体管(TFT)电路，它包括至少一个P-沟道型TFT，并有第一信号输入端和第一信号输出端；一个第二TFT电路，它包括至少一个N-沟道型TFT和至少一个与N-沟道型TFT连接的P-沟道型TFT，并有第二信号输入端和第二信号输出端，其中P-沟道型TFT处于ON状态，和至少一个N-沟道型TFT设置在第一与第二信号输出端之间。其特征是加到第一和第二TFT电路上的输入信号输入给设置的N-沟道型TFT。
12.按权利要求9的电路，其特征是，所设置的N-沟道型处于ON状态。
13.一种薄膜半导体集成电路，包括一种第一薄膜晶体管(TFT)电路，它包括至少一个P-沟道型TFT，有第一信号输入端和第一信号输出端；和一个第二TFT电路，它包括至少两个N-沟道型TFT，并有与第一信号输入端连接的第二信号输入端，和第二信号输出端，其特征是，第一和第二信号输入端相互连接，第一和第二信号输出端相互连接。
14.一种薄膜半导体集成电路，包括一个输入布线；一个第一栅电极和布线；一个第二栅电极和布线；一个第三栅电极和布线，其中第一和第二栅电极和布线形成在同一线上，第一和第三栅电极和布线大致垂直于第二栅电极和布线，第二栅电极和布线和输入布线形成在同一线上；第一N-型半导体区跨在第一栅电极和布线上形成；第二N-型半导体区跨在第二栅电极和布线上形成；P-型半导体区跨在第三电极和布线上形成；第一布线连接第N-型半导体区与第二N-型半导体区；和第二布线连接P-型半导体区与第二N-型半导体区，其中第一和第二布线大致平行于第二栅电极和布线。第一N-型半导体区的源区接地电压，P-型半导体区的源区接漏电压。
15.一种半导体电路，包括一个N-沟道型薄膜晶体管(TFT)，其中源电极接地；和一个P沟道型TFT，其中它的源电极和N-沟道型TFT的漏电极相连，以便减少N-沟道型TFT的漏电压。
16.一种半导体集成电路包括第一个N-沟道型薄膜晶体管(TFT)，其中它的源电极接地，第二个第二N-沟道型TFT，其中源电极连接第一N-沟道型TFT的源电极，以降低第一N-沟道型TFT的漏电压。
全文摘要
在由薄膜晶体管(TFTS)构成的半导体集成电路中，通过在至少包括一个P-沟型TFT的电路和至少包括一个N-沟型TFT的电路之间设置传输门电路，P-沟道型TFT或者N-沟道型TFT构成非门，或与非门电路。N-沟道型TFT接地。用设置的传输门电路，或P-沟道或N-沟道型TFT产生电压降，因而，减少了接地的N-沟道型TFT的漏电压，并使N-沟道型TFT的漏区附近的电场减弱。
文档编号H01L27/085GK1121262SQ95107139
公开日1996年4月24日 申请日期1995年5月19日 优先权日1994年5月20日
发明者河崎祐司, 小山润 申请人:株式会社半导体能源研究所