专利名称：共平面波导一倒装芯片的制作方法
技术领域：
本发明涉及高频共平面波导电路结构，尤其是一种将电路元件倒装在共平面波导上的结构。
背景技术：
业已发现将集成电路倒装在一个母板上是一种把射频元件连接在一起的有效的方法。使用倒装法提供了一种可以代替在母衬底上使用引线键合、背面金属化和通路、空气桥以及介质交叠连接法。可以用软焊料、硬焊料或导电胶形成把芯片连接到母板的导电柱或凸点。然而，优选的方法是热压法键合，因为这可减少对损耗和寄生的影响并提高一致性。
而且，在这种高频应用中，能很好地应用共平面传输线。例如普通共平面波导(地-信号-地线)、槽线、平衡的地-信号-信号-地线和平行带平衡线。共平面波导将信号导体和接地导体布置在一个平面内并且在信号导体两侧均可接地，由于这种简单的结构使共平面波导特别有用。已知相邻的共平面波导是用来连接其它的倒装电路的。与某些其它传输线结构相比，共平面波导改善了信号导体之间的隔离。
倒装芯片本身一般含有一个或多个晶体管。在一个功率芯片中，大量的晶体管经常由一个单一的控制端驱动，例如由根据所含晶体管类型的基板或栅极驱动。相应地，相关的集电极组或漏极组，即电流的承载端，连接到一个输出端上。在母板上完成该复合的功率晶体管的阻抗匹配。
本发明的描述业已发现，就象刚刚提到的，一个有效的大功率晶体管可用一组较小的晶体管并联而成。然而，这种基本的结构要求整个晶体管的输入和输出的阻抗匹配。希望利用倒装技术的优点来提供功率放大器并仍对组成一个合成功率晶体管的每一个晶体管分别提供阻抗匹配。一般地说，希望能在该母板上对该芯片的每个晶体管提供匹配。
在本发明中通过一种基于共平面波导的电路结构来实现上述希望。该电路结构包括一个电绝缘衬底和一个装在该衬底的面上的共平面波导，上述电绝缘衬底具有一个带一个连接区的平面。该共平面波导有第一和第二分隔开的共平面接地导体和与该接地导体共平面的一个信号导体，信号导体被放置在第一和第二接地导体之间，并与上述第一和第二接地导体分开。一个信号导体和至少一个共平面接地导体延伸到该连接区。将一个集成电路倒装在该衬底的连接区上，使其第一个端子倒装到一个接地导体上及第二个端子倒装到该信号导体上。该集成电路，在一般意义上，能包括任何功能电路，例如一个有源或无源器件，或由这样的器件的不同组合形成的一个更复杂的电路。
本发明的优选实施例提供了一个射频功率放大器，其中集成电路具有大量场效应晶体管(FETs)。每个晶体管在芯片上有一个与之相关的栅极、源极和漏极。在该衬底上安装一个阻抗匹配网络。该网络包括一个对每个栅极端具有一个细长形波导信号导体的共平面波导，该共平面波导的远端与该连接区隔开，其近端在该连接区内。把该远端与一个单一的基本输入导体相连。把该近端倒装到多个栅端上。
该网络还包括一个电容，该电容将每个输入信号导体的远端与邻近的接地导体耦合。该信号导体的长度与该电容的大小经过选择从而在选定的频率提供选定的阻抗。电容器可处在一个倒装在该波导信号和接地导体的分离的芯片上。在这种情况下把它们形成为具有开放端信号导体的共平面波导。
一个输出共平面波导对每一个漏极包括一个输出信号导体，该导体的一端连接到与FET倒装芯片电连接的连接区内。选择此导线的长度或其它尺寸以提供所需的阻抗匹配。
因此，本发明提供一种将射频芯片直接倒装在共平面波导上的有益的应用技术。并且，这种波导可以有一个分解成多个波导区的信号导体以提供分布式阻抗匹配。从下文的详细说明和附图的图解描述的本发明的优选实施例中，可以明显看出本发明的这些和其它特点及优点。
附图的简要说明
图1是一个可根据本发明制作的阻抗匹配功率放大器的示意图。
图2是根据本发明制作的图1中的放大器的第一个优选实施例的平面图。
图3是作为图2中实施例的延伸的本发明第二个实施例的简化的平面图。
图4是示出本发明第三个实施例的类似于图3的平面图。
图5是本发明第四个实施例的按比例放大的平面图。
图6是图5的实施例中使用的倒装电容器的按比例放大的剖面图。
实施本发明的形态先参照图1，图中例示了一个功率放大器10以说明可根据本发明制作的电路。放大器10包括一个单个的输入信号线12，信号线12由一个输入阻抗匹配网络14所接收，该网络用来将一个复合晶体管16的输入阻抗与一个输入电路的阻抗相匹配。相应地，一个输出阻抗匹配网络18使该复合晶体管的输出阻抗与一个连接到一个单个的输出信号线20的阻抗相匹配。
该放大器由N个区组成。每一个区I的阻抗匹配电路包括一个并联电容Cii和一个串联电感Lii，这在射频应用中是一个典型的传输线的形式。奇阶模振荡的隔离可通过各区之间的输入电路的隔离电阻Rii提供，也可通过如图所示的输出电路的电阻Rio提供。相应地，每一区的输出阻抗匹配电路包括一个串联电感Lio和一个并联电容Cio。
每个区I有一个晶体管Qi。在图中的优选例中它们是FETs，然而它们也可是双极晶体管。该组晶体管Qi、i＝1，2…N，形成一个复合晶体管16。如在本发明优选实施例中所示，栅极、源极和漏极各自可以是完整的。即，它们可以是相应的复合元件的各个区。
图2说明了根据本发明制作的放大器22的一个实施例。放大器22包括一个输入端或第一共平面波导24，一个倒装的FET芯片26(也称作为电路元件，用虚线图出)以及一个输出端或第二共平面波导28，它们都相对于衬底30进行安装。该衬底包括一个平板表面30a和通常由FET芯片26的外廓界定的所谓连接区32。
一个接地平面34装在衬底30上，34包括第一、第二和第三接地导体36、38和40。第三接地导体40是细长形的并有一个扩大的输入端或远端40a。这三个接地导体最好如图所示以一体化的方式结合到该连接区内。导电的倒装凸点42、44和46将接地导体分别与相应的位于连接区32内的FET芯片26的源极连接导通。
在接地平面内的槽34a延伸的是一个输入端或第一信号导体48，它与接地导体36、38和40以大体均匀或平均(导体48的每个单位长度)的距离A分开。当导体48与导体36和38紧密耦合时，可以不需要接地导体40，如虚线示出的另一个接地平面边缘34c所显示的。该输入信号导体包括一个单个的输入基本部分48a和第一、第二分支部分48b和48c。这些分支部分在所谓输入或远端48d和48e处在结点48f上与基本部分48a连接。输出或近端48g和48h通过倒装凸点49和50与FET芯片26的栅极相连。接地导体40的扩大端40a与通过合适的空气桥52和53或等效的结构与接地导体36和38的邻近区相连接。
可以看出接地导体40的扩大端与输入信号导体的远端48d和48e分开一段距离B，B小于A。间距上的缩短导致接地导体的相关区与输入信号导体的分支区之间的电容54和56增加。扩大信号导体(例如突变地或渐变地增加尺寸)也能减小该间距。这些电容对应于图1所示放大器10中的电容C1i和C2i。类似地，分支部分48b和48c的长度C构成与放大器10的电感L1i和L2i相应的传输线58和60。因此电容/电感的组合54/58和56/60分别构成各自的阻抗匹配电路62和64，它们一起构成一个复合的输入阻抗匹配电路66。其它技术(例如在导体上放置介质层或添加背面金属化层)也可以用于阻抗匹配。
FET芯片26可根据常规技术制作。它包括组成一个复合FET74的源极68、栅极70和漏极72。在本实施例中，源极68与倒装凸点42、44和46相连。因此，这些凸点形成一组将源极68接地的端子76。栅极70连接到凸点49和50上，藉此从信号导体48接收输入信号。相应地，凸点49和50可以被认为是FETs 80和82各自的一组控制端78。漏极72与一组输出电流端84相连，构成本发明实施例中用倒装凸点86表示的一个单个的输出电流端。
可以看出，凸点86与第二或输出信号导体88的所谓近端88a相连。导体88放在接地平面的槽34b中，并与第四和第五接地导体90和92的相对边隔开一段距离A，导体90和92一起构成输出共平面波导28。尽管由于是相同的缘故在图中未示出，但可以使用参照输入端处所描述的技术在输出端上提供阻抗匹配。
图3简要地画出放大器22相似的放大器100。放大器100包括一个共平面波导102，该波导102在一个与晶体管芯片114相连的连接区112内有四个端子104、106、108和110。波导102以二分支的形式分叉，在第一个结点116a处将导体116初分为两个分支部分116b和116c，然后每个分支部分116b和116c再分别分为116d、116e和116f、116g。
类似地，一个输出共平面波导118有一个输出信号导体120，它将二个分支部分120b和120c在结点120a处连结成一个输出基本部分120d。分支部分120b和120c在端子122和124与芯片114连接。
图4所示的放大器130除了输入共平面波导132以外与图3的放大器相似。该波导有一个输入信号导体134，该导体134在从基本部分134g延伸的结点臂134e和134f两边直接分成四个平行的分支部分134a、134b、134c和134d。
很明显具有分开的信号路径的共平面波导可能有其它的结点布局。而且，为将能量不相等地分开，可不对称地将该导体分成多个分支部分。
图5和图6是本发明另一实施例中放大器140的优选设计的平面图。为简例起见，没有画出安装共平面波导的衬底。放大器140包括一个整体的接地平面142，该平面构成穿过第一倒装连接区146的一个多分支输入共平面波导144。连接区146是为了连接一个片状电容器148。波导142终止于第二倒装连接区150，在此它与FET芯片152相连接。一个分支路径的输出共平面波导154从连接区150延伸出去。
输入共平面波导144很象类似于图2说明的波导24的三个波导的组合。这种波导包括一个有初始基本部分156a的输入信号导体156。该基本部分很快在结点156b处分成三个长度基本相同的初始分支部分156c、156d和156e。这些分支部分再分别在结点156f、156g和156h处分成各自平行的二次分支部分156i和156j、156k和156l、156m和156n。后面的这些分支部分各构成一个具有本征电感的传输线单元，这些单元已在关于图2的实施例中描述过。
这些分支的信号导体将接地平面分成位于邻近的初始分支部分156c、156d和156e之间的中间部分142a和142b。空气桥158和160在隔开的位置上将这些接地部分连接在一起。类似地，空气桥162和164连接接地部分142a和第一基本接地部分142c，空气桥166和168连接接地部分142b和第二基本接地部分142d。在另一种方式下，可通过合适的金属化处理和倒装连接使芯片148在该初始分支部分之上延伸以提供代替空气桥的接地交叉连接。
片状电容148上的倒装凸点170、171和172位于输入信号导体的结点156f、156g和156h处。而且，倒装凸点174、175、176、177、178、179、180、181和182将倒装芯片148与不同的接地平面部分连接。由于芯片148在图5中以虚线框的方式示出，故它在图6中表示为简化的顶视图，图6中的阴影剖面图表示金属。为简便起见，图6中的表示倒装凸点的数字与图5中表示的数字相同。
能够看出，芯片148有三个共平面波导184、185和186。接地平面142通过相关的凸点与一个芯片接地平面188相连，接地平面188上有槽188a、188b和188c，上述槽内有开放端的信号导体190、192和194。这些导体在一端与凸点170-172连接。因此，波导184、185和186在信号导体156的二次分支部分和三个分别邻近结点156f、156g和156h的接地平面部分之间形成电容。正如关于图2中放大器22所描述的，电容和电感都经过选择在与放大器相连的输入电路和芯片152上的FETs的阻抗之间提供阻抗匹配。
FET芯片152在信号导体156的每个二次分支部分的远端有一个栅极端。该组栅极端一般用凸点196表示。源极端用凸点198表示。相应地，对于每个栅极端有一个漏极端，用凸点200表示。图5表示了从连接区150延伸的输出波导202、203、204、205、206和207，对每个漏极有一个输出共平面波导。这些输出波导也是能对芯片152上的FET提供阻抗匹配的传输线。根据使用放大器140的具体应用的要求，在得到足够的电感后，输出信号路径可以连起来，或者可以分开以分别作后继信号处理。
因此，本发明提供了将一个集成电路倒装在一个共平面波导上的方法。接地导体的形状可以是宽的或窄的。使用共平面波导传输线结构可将该波导内的一个单个的信号路径分成许多信号路径，或者反过来，可将几个信号路径合并成一个信号路径。将接地和信号导体放在衬底的同一面上有利于该电路的制造，尽管为了在信号导体之上跨过要通过使用非共平面技术(如空气桥)来维持分离的接地平面导体之间的过渡性连接。在衬底的另一面也可以使用金属化层。而且，适当的分叉信号路径的设计提供了对于匹配阻抗的可选择的串联电感和并联电容的值。
使用共平面设计技术能很好地调节电容和电感。或者可以通过在分叉的共平面波导上安装倒装芯片来增添电容和电感。更一般地讲，能通过下述技术，如衬底图形设计、芯片安装方式、在导体上增加介质层和背面金属化，来提供阻抗匹配。类似地，将晶体管芯片倒装在共平面波导的端部能够提供制造方面的方便、保持质量的一致性并提高器件的性能。因此一个功率放大器可以通过将许多小放大器并联并分别提供阻抗匹配而形成。类似地，一个推挽功率放大器可根据本发明用多个推挽线形成。
显然，对一个熟悉本领域知识的人来说，在优选实施例中可以进行一些形式和细节上的变动而不会偏离在权利要求中所限定的本发明的精神和范围和在等价意义下提供的对权利要求中语言和含义的任何修改。例如，所描述的实施例提供了不同的配置方式来将一个芯片倒装在一个共平面波导上，使一个共平面波导的信号路径分叉和通过共平面与倒装电路元件获得阻抗匹配。因此文中的优选实施例是供解释和说明之用的，而不是限定性的。
权利要求书按照条约第19条的修改1.一个基于共平面波导的电路结构，包括一个具有一个平板表面的电绝缘衬底，该表面上有一个连接区；一个安装在所述衬底表面上的第一共平面波导，该波导中具有第一和第二被隔开的共平面接地导体以及一个第一信号导体，该第一信号导体与所述接地导体共平面并被放置在所述第一和第二接地导体之间且与该第一和第二接地导体隔开，所述信号导体和至少一个所述第一和第二接地导体延伸到所述连接区内并在连接区内结合成一个整体；和一个倒装在所述衬底的所述连接区上的集成电路，其中第一端子倒装在所述至少一个接地导体上，第二端子倒装在所述信号导体上，籍此所述第一共平面波导相对于上述集成电路传导电流。
3.根据权利要求1的一种电路结构，其中所述信号导体包括一个基本部分和至少第一和第二隔开的分支部分，至少一个所述分支部分延伸到所述连接区内以连接所述集成电路的所述第二端。
4.根据权利要求3的一种电路结构，其中所述第一和第二分支部分与所述基本部分结合成一个整体，而且所述波导还包括一个与所述第一和第二接地导体共平面并与之电连接的第三接地导体，并且该第三接地导体在所述被隔开的第一和第二分支部分之间延伸。
5.根据权利要求4的一种电路结构，其中所述分支部分和接地导体都是细长形的并且有基本均匀和相同的宽度。
6.根据权利要求3的一种电路结构，其中所述信号导体还包括从所述基本部分延伸到所述连接区内的第三和第四分支部分并且所述集成电路也包含分别与所述第三和第四分支部分倒装连接的第三端和第四端。
7.根据权利要求1的一种电路结构，它还包括与一个单个的接地导体平行地延伸的许多所述共平面波导，该单个的接地导体在邻近信号导体之间延伸，而且其中所述集成电路还包括一个与各个所述导体对应并与之倒装连接的端子。
8.根据权利要求7的一种电路结构，其中所述接地导体是细长形的并且沿其至少一部分长度有基本上均匀的宽度。
9.根据权利要求7的一种电路结构，其中所述接地和信号导体是细长形的并且沿其至少一部分长度有基本均匀和相等的宽度。
10.根据权利要求1的一种电路结构，其中所述接地和信号导体是细长形的并且沿其至少一部分长度有基本均匀的宽度。
11.根据权利要求1的一种电路结构，其中还包括与所述信号导体和至少一个所述接地导体的邻近区域耦合的电容装置。
12.根据权利要求11的一种电路结构，其中所述至少一个接地导体有一个第一部分，该第一部分与所述信号导体有基本均匀的间距，而且所述电容装置构成所述至少一个接地导体的第二部分，该第二部分与所述信号导体的间距比所述基本均匀的间距小。
13.根据权利要求11的一种电路结构，其中所述电容装置包括一个第二集成电路，该集成电路具有至少一个开放端的波导，该波导倒装在所述信号导体和所述至少一个接地导体上。
14.根据权利要求1的一种电路结构，其中还包括有一个倒装在所述衬底面上的第二共平面波导，该第二共平面波导与所述第一个共平面波导共平面并与之隔开，所述第二波导有第三和第四相互隔开的共平面接地导体，以及与所述第三和第四接地导体共平面并放置在它们之间且与之隔开的一个第二信号导体，所述第三和第四接地导体与所述第二信号导体延伸到所述连接区内以相对于所述集成电路传导电流，藉此，所述第一、第二、第三和第四接地导体在所述第一和第二信号导体之间的所述连接区内被结合成一个整体。
15.一个基于共平面波导的电路结构，它包括一个含有一个平板表面的电绝缘衬底，该表面上有一个连接区；一个安装在所述衬底面上的第一共平面波导，它包括被隔开的第一和第二接地导体和一个放置在所述第一和第二接地导体之间并与之隔开且与之共平面的第一信号导体，所述信号导体包括一个基本部分和至少第一和第二分支部分，至少一个所述分支部分从所述基本部分延伸到所述连接区内，至少一个所述第一和第二接地导体延伸到所述连接区内；一个与所述第一共平面波导隔开且与之共平面的、安装在所述衬底面上的第二共平面波导，所述第二波导有相互隔开的第三和第四共平面接地导体和放置在该第三和第四接地导体之间并与之隔开且与之共平面的第二信号导体，所述第三和第四接地导体和所述第二信号导体延伸到所述连接区内以相对于所述元件传导电流，藉此，所述第一、第二、第三和第四接地导体在所述分支部分与所述第二信号导体之间的所述连接区内结合成一个整体；和一个包含第一和第二晶体管的集成电路，将该第一和第二晶体管倒装到所述第一、第二、第三和第四接地导体上，倒装到所述第一信号导体的所述第一和第二分支部分上，以及倒装到所述第二信号导体上，以在所述第一信号导体上接收一个输入信号和在所述第二信号导体上输出一个经所述晶体管放大了的信号。
16.根据权利要求15的一种电路结构，其中还包括至少一个第一电容装置，该电容装置使所述第一和第二分支部分与至少一个邻近的接地导体耦合，其中所述第一和第二分支部分构成长度恰当的传输线，该传输线与所述至少一个第一电容装置相结合以匹配所述波导的输入阻抗和所述第一和第二晶体管的输入阻抗。
17.根据权利要求16的一种电路结构，其中有一个连接所述基本部分与所述第一和第二分支部分的结点，所述第一共平面波导还包括一个第三接地导体，该第三接地导体与所述第一和第二接地导体电连接且与之共平面并且在所述第一和第二分支部分之间延伸，所述第三接地导体有一个邻近于所述结点的端子，而且所述至少一个第一电容装置倒装在所述第三接地导体的所述端子和所述结点上。
18.一种射频电路结构，包括一个具有一个平板表面的电绝缘的衬底，该表面上有一个连接区；一个安装在所述衬底平板表面上并且延伸穿过所述连接区的平板接地导体；一个安装在所述衬底平板表面上的输入信号导体，该导体有一个输入端和许多平行地延伸到所述连接区的输出端，所述输入信号导体和接地导体一起构成第一共平面波导；一个也安装在所述衬底平板表面上、与所述输入信号导体电隔开的输出信号导体，它有一个在所述连接区内的一输入端和一个与所述连接区隔开的输出端，所述输出信号导体和所述接地导体一起构成第二共平面波导；和一个倒装在所述衬底上的集成电路芯片，该芯片具有一个与各个输入信号导体输出端相连接的晶体管，各个晶体管的一个输入端与所述输入信号导体相应的输出端连接，而且将至少一个输出端与所述输出信号导体的所述输入端相连接以从所述晶体管输出一个被放大的信号。
19.根据权利要求18的一种电路结构，其中对各个所述晶体管还包括一个所述输出信号导体，其中各个晶体管有一个与相应的一个输出信号导体相连接的输出端。
20一种高频功率放大器，包括一个具有一个平板表面的电绝缘衬底，该表面上有一个连接区；一个倒装在所述衬底连接区上的集成电路芯片，该芯片含有许多晶体管，并具有与所述晶体管相连的至少一个控制端的一组和与所述晶体管相连接的至少一个输出电流端的一组，所述二组中的至少一组具有许多相连的端子；一个安装在所述衬底上的阻抗匹配网络，该网络与所述一组端子相结合，该网络包括一个网络共平面波导，该波导对于所述一组内的各个端子有一个细长的波导信号导体，该导体有一个与所述连接区隔开的远端和一个在所述连接区内并与所述一组中的各个所述端子分别倒装连接的近端，所述网络还包括在所述波导信号导体的各侧的一个接地导体，所述网络还包括使波导信号导体的各个远端与邻近接地导体耦合的一个电容器，所述波导信号导体的长度和所述电容器在一定选定的频率上提供了一个选定的阻抗；和至少一个分离的信号导体，该导体与所述波导信号导体分开并被安装在所述衬底上并与另一组所述端子倒装连接。
21.根据权利要求20的一个放大器，其中所有所述波导信号导体的所述远端连接到一个单个的基本的信号导体上。
22.根据权利要求20的一个放大器，其中所述电容在一个分离的芯片上，该芯片倒装在所述波导信号和接地导体波导上。
23.根据权利要求22的一个放大器，其中所述电容包括至少一个带有一个开放的端子的信号导体的共平面波导。
24.根据权利要求20的一个放大器，其中所述分离的信号导体是具有与所述网络共平面波导的所述接地导体相连接的组合的接地导体的一个组合共平面波导的一部分。
25.一个基于共平面波导的电路结构，包括一个具有一个平板表面的电绝缘衬底，该表面有一个连接区；一个安装在所述衬底面上的第一共平面波导，该波导包括被隔开的第一和第二共平面接地导体和放置在所述第一和第二接地导体之间的、与所述接地导体共平面的第一信号导体，其中所述第一信号导体在所述连接区的远侧与所述第一和第二接地导体隔开一个第一距离；和一个倒装在所述衬底的所述连接区上的集成电路，其中第一端倒装在所述第一接地导体上，而且第二端倒装在所述信号导体上以使所述第一共平面波导相对于所述集成电路传导电流，所述信号导体与所述第一接地导体在靠近连接区处隔开一个与第一距离不同的第二距离，以对所述集成电路提供阻抗匹配。
26.一个基于共平面波导的电路结构，包括
一个具有一个平板表面的电绝缘衬底，该表面有一个连接区；一个安装在所述衬底面的第一共平面波导，该波导具有隔开的第一和第二共平面接地导体和一个放在所述接地导体之间的、并与所述接地导体共平面的第一信号导体，其中所述信号导体和所述第一接地导体延伸到所述连接区内；和一个倒装在所述衬底的所述连接区上的集成电路，所述集成电路具有至少一个分立器件、与第一端相连接的第一器件部分和与第二端相连接的第二器件部分，所述第一和第二端分别直接与所述第一接地导体和所述信号导体相连接，所述第一共平面波导相对于所述集成电路传导电流。
27.根据权利要求26的一种电路结构，其中所述至少一个分立器件包括一个场效应晶体管，所述第一器件部分是一个源极而所述第二器件部分是一个栅极。
权利要求
1.一种基于共平面波导的电路结构，它包括一个有一个平板平面的电绝缘衬底，该平面上有一个连接区；一个安装在上述衬底面上的第一共平面波导，该波导具有第一和第二被隔开的共平面接地导体以及一个第一信号导体，该第一信号导体与所述接地导体共平面并被放置在所述第一和第二接地导体之间并与该第一和第二接地导体隔开，所述信号导体和至少一个所述第一和第二接地导体延伸到所述连接区内；和一个倒装在所述衬底的所述连接区上的集成电路，其中第一端子倒装在所述至少一个接地导体上和第二端子倒装在所述信号导体上，由此所述波导相对于上述集成电路传导电流。
2.根据权利要求1的一种电路结构，其中所述第一和第二接地导体在所述集成电路下的所述连接区结合成一个整体。
3.根据权利要求1的一种电路结构，其中所述信号导体包括一个基本部分和至少第一和第二隔开的分支部分，至少一个所述分支部分延伸到所述连接区内以连接所述集成电路的所述第二端。
4.根据权利要求3的一种电路结构，其中所述第一和第二分支部分与所述基本部分结合成一个整体，而且所述波导还包括一个与所述第一和第二接地导体共平面并与之电连接的第三接地导体，并且该第三接地导体在所述被隔开的第一和第二分支部分之间延伸。
5.根据权利要求4的一种电路结构，其中所述分支部分和接地导体都是细长形的并且有基本均匀和相同的宽度。
6.根据权利要求3的一种电路结构，其中所述信号导体还包括从所述基本部分延伸到所述连接区内的第三和第四分支部分并且所述集成电路也包含分别与所述第三和第四分支部分倒装连接的第三端和第四端。
7.根据权利要求1的一种电路结构，它还包括与一个单个的接地导体平行地延伸的许多所述共平面波导，该单个的接地导体在邻近信号导体之间延伸，而且其中所述集成电路还包括一个与各个所述导体对应并与之倒装连接的端子。
8.根据权利要求7的一种电路结构，其中所述接地导体是细长形的并且沿其至少一部分长度有基本上均匀的宽度。
9.根据权利要求7的一种电路结构，其中所述接地和信号导体是细长形的并且沿其至少一部分长度有基本均匀和相等的宽度。
10.根据权利要求1的一种电路结构，其中所述接地和信号导体是细长形的并且沿其至少一部分长度有基本均匀的宽度。
11.根据权利要求1的一种电路结构，其中还包括与所述信号导体和至少一个所述接地导体的邻近区域耦合的电容装置。
12.根据权利要求11的一种电路结构，其中所述至少一个接地导体有一个第一部分，该第一部分与所述信号导体有基本均匀的间距，而且所述电容装置构成所述至少一个接地导体的第二部分，该第二部分与所述信号导体的间距比所述基本均匀的间距小。
13.根据权利要求11的一种电路结构，其中所述电容装置包括一个第二集成电路，该集成电路具有至少一个开放端的波导，该波导倒装在所述信号导体和所述至少一个接地导体上。
14.根据权利要求1的一种电路结构，其中还包括有一个倒装在所述衬底面上的第二共平面波导，该第二共平面波导与所述第一个共平面波导共平面并与之隔开，所述第二波导有第三和第四相互隔开的共平面接地导体，以及与所述第三和第四接地导体共平面并放置在它们之间且与之隔开的一个第二信号导体，所述第三和第四接地导体与所述第二信号导体延伸到所述连接区内以相对于所述集成电路传导电流，藉此，所述第一、第二、第三和第四接地导体在所述第一和第二信号导体之间的所述连接区内被结合成一个整体。
15.一个基于共平面波导的电路结构，它包括一个含有一个平板表面的电绝缘衬底，该表面上有一个连接区；一个安装在所述衬底面上的第一共平面波导，它包括被隔开的第一和第二接地导体和一个放置在所述第一和第二接地导体之间并与之隔开且与之共平面的第一信号导体，所述信号导体包括一个基本部分和至少第一和第二分支部分，至少一个所述分支部分从所述基本部分延伸到所述连接区内，至少一个所述第一和第二接地导体延伸到所述连接区内；一个与所述第一共平面波导隔开且与之共平面的、安装在所述衬底面上的第二共平面波导，所述第二波导有相互隔开的第三和第四共平面接地导体和放置在该第三和第四接地导体之间并与之隔开且与之共平面的第二信号导体，所述第三和第四接地导体和所述第二信号导体延伸到所述连接区内以相对于所述元件传导电流，藉此，所述第一、第二、第三和第四接地导体在所述分支部分与所述第二信号导体之间的所述连接区内结合成一个整体；和一个包含第一和第二晶体管的集成电路，将该第一和第二晶体管倒装到所述第一、第二、第三和第四接地导体上，倒装到所述第一信号导体的所述第一和第二分支部分上，以及倒装到所述第二信号导体上，以在所述第一信号导体上接收一个输入信号和在所述第二信号导体上输出一个经所述晶体管放大了的信号。
16.根据权利要求15的一种电路结构，其中还包括至少一个第一电容装置，该电容装置使所述第一和第二分支部分与至少一个邻近的接地导体耦合，其中所述第一和第二分支部分构成长度恰当的传输线，该传输线与所述至少一个第一电容装置相结合以匹配所述波导的输入阻抗和所述第一和第二晶体管的输入阻抗。
17.根据权利要求16的一种电路结构，其中有一个连接所述基本部分与所述第一和第二分支部分的结点，所述第一共平面波导还包括一个第三接地导体，该第三接地导体与所述第一和第二接地导体电连接且与之共平面并且在所述第一和第二分支部分之间延伸，所述第三接地导体有一个邻近于所述结点的端子，而且所述至少一个第一电容装置倒装在所述第三接地导体的所述端子和所述结点上。
18.一种射频电路结构，包括一个具有一个平板表面的电绝缘的衬底，该表面上有一个连接区；一个安装在所述衬底平板表面上并且延伸穿过所述连接区的平板接地导体；一个安装在所述衬底平板表面上的输入信号导体，该导体有一个输入端和许多平行地延伸到所述连接区的输出端，所述输入信号导体和接地导体一起构成第一共平面波导；一个也安装在所述衬底平板表面上、与所述输入信号导体电隔开的输出信号导体，它有一个在所述连接区内的一输入端和一个与所述连接区隔开的输出端，所述输出信号导体和所述接地导体一起构成第二共平面波导；和一个倒装在所述衬底上的集成电路芯片，该芯片具有一个与各个输入信号导体输出端相连接的晶体管，各个晶体管的一个输入端与所述输入信号导体相应的输出端连接，而且将至少一个输出端与所述输出信号导体的所述输入端相连接以从所述晶体管输出一个被放大的信号。
19.根据权利要求18的一种电路结构，其中对各个所述晶体管还包括一个所述输出信号导体，其中各个晶体管有一个与相应的一个输出信号导体相连接的输出端。
20.一种高频功率放大器，包括一个具有一个平板表面的电绝缘衬底，该表面上有一个连接区；一个倒装在所述衬底连接区上的集成电路芯片，该芯片含有许多晶体管，并具有与所述晶体管相连的至少一个控制端的一组和与所述晶体管相连接的至少一个输出电流端的一组，所述二组中的至少一组具有许多相连的端子；一个安装在所述衬底上的阻抗匹配网络，该网络与所述一组端子相结合，该网络包括一个网络共平面波导，该波导对于所述一组内的各个端子有一个细长的波导信号导体，该导体有一个与所述连接区隔开的远端和一个在所述连接区内并与所述一组中的各个所述端子分别倒装连接的近端，所述网络还包括在所述波导信号导体的各侧的一个接地导体，所述网络还包括使波导信号导体的各个远端与邻近接地导体耦合的一个电容器，所述波导信号导体的长度和所述电容器在一定选定的频率上提供了一个选定的阻抗；和至少一个分离的信号导体，该导体与所述波导信号导体分开并被安装在所述衬底上并与另一组所述端子倒装连接。
21.根据权利要求20的一个放大器，其中所有所述波导信号导体的所述远端连接到一个单个的基本的信号导体上。
22.根据权利要求20的一个放大器，其中所述电容在一个分离的芯片上，该芯片倒装在所述波导信号和接地导体波导上。
23.根据权利要求22的一个放大器，其中所述电容包括至少一个带有一个开放的端子的信号导体的共平面波导。
24.根据权利要求20的一个放大器，其中所述分离的信号导体是具有与所述网络共平面波导的所述接地导体相连接的组合的接地导体的一个组合共平面波导的一部分。
全文摘要
一个射频功率放大器(22)包括一个倒装在一个衬底(30)的一个连接区(32)上的一个多FET芯片(26)。一个输入阻抗匹配网络(62、64)也安装在该衬底上。该网络包括一个共平面波导(24)，该波导(24)对于该FET芯片(26)上的各个栅端(70)有一个细长形波导信号导体(48b、48c)，该导体有一个与连接区(32)隔开的远端(48d、48c)和一个在连接区内的近端(48g、48h)。一个电容器(54、56)将各个输入信号导体的远端(48d、48c)与一个邻近的接地导体(36、38)耦合。该信号导体(48b、48c)和电容(54、56)对一个选定的频率提供一个选定的阻抗。一个输出共平面波导(28)相对每个漏极(72)有一个输出信号导体(88)，该导体(88)有一个在连接区(32)内的、与倒装的FET芯片(26)电连接的端子(82a)，这种波导(28)也有一个选定的长度以提供所需的阻抗匹配，而且也可以有其它方式的阻抗匹配。
文档编号H01P5/12GK1135811SQ95190932
公开日1996年11月13日 申请日期1995年9月25日 优先权日1994年9月26日
发明者C·A·莫文凯尔, E·F·约翰逊, E·B·施东汉姆 申请人:恩德盖茨有限公司