定"高"储存在第一储存单元415_1中且"低"储存在第三储存单元425_1中。 在并行输出操作中，第一储存单元415_1和第三储存单元425j可以经由输出端子Q来输 出储存的值。第一输出缓冲器412_1可以响应于从第一储存单元415_1输出的"高"而将 第一焊盘PAD1驱动至电源电压VDD，例如开关元件S1导通而开关元件S2关断。第三输出 缓冲器422_1可以响应于从第三储存单元425_1输出的"低"而将第三焊盘PAD3驱动至接 地电压VSS，例如开关元件S3关断而开关元件S4导通。
[0082] 可以将第一输出缓冲器412_1的电源电压VDD的端子与第三输出缓冲器422_1的 接地电压VSS的端子电连接。电阻器R1、第一通孔TSV1以及电阻器R4可以串联连接在第 一输出缓冲器412_1的电源电压VDD的端子与第三输出缓冲器422_1的接地电压VSS的端 子之间。假定第一电阻值为Rvau，第二电阻值为Rm2，以及第一通孔TSV1的电阻值为R tsv。Rtsv可以在第一通孔TSV1正常形成时可忽略地小于Rvau和Rg2，且可以在第一通孔TSV1未 正常形成时变成明显地大于R VAU和Rm2。如在以下[数学等式1]中表示出第三焊盘PAD3 的电压VPAD3。供作参考，与"高"相对应的电压是电源电压VDD，而与"低"相对应的电压是 接地电压VSS。
[0083] [数学等式1]
[0084]
【主权项】
1. 一种半导体系统，包括： 第一半导体器件，其包括第一焊盘、第二焊盘和第一测试输入焊盘，且适合于储存经由 所述第一测试输入焊盘串行输入的数据W及经由所述第一焊盘和所述第二焊盘并行输出 储存数据； 第二半导体器件，其包括第H焊盘、第四焊盘和第二测试输出焊盘，且适合于储存经由 所述第H焊盘和所述第四焊盘并行输入的数据； 第一通孔，其将所述第一焊盘和所述第H焊盘连接；W及 第二通孔，其将所述第二焊盘和所述第四焊盘连接。
2. 如权利要求1所述的半导体系统，其中，所述第二半导体器件经由所述第二测试输 出焊盘串行输出所述储存数据。
3. 如权利要求2所述的半导体系统，其中，将经由所述第一测试输入焊盘输入至所述 第一半导体器件的所述数据与经由所述第二测试输出焊盘从所述第二半导体器件输出的 所述数据进行比较。
4. 如权利要求1所述的半导体系统，其中，所述第一半导体器件还包括： 第一测试输出焊盘； 第一选择单元，其适合于选择经由所述第一测试输入焊盘输入的所述数据和经由所述 第一焊盘输入的数据中的一个； 第一储存单元，其适合于储存并输出由所述第一选择单元选择的所述数据； 第二选择单元，其适合于选择从所述第一储存单元输出的所述数据和从第一内部电路 输出的数据中的一个； 第H选择单元，其适合于选择从所述第一储存单元输出的所述数据和经由所述第二焊 盘输入的数据中的一个； 第二储存单元，其适合于储存并输出由所述第H选择单元选择的所述数据；W及 第四选择单元，其适合于选择从所述第二储存单元输出的所述数据和从所述第一内部 电路输出的所述数据中的一个， 其中，从所述第二储存单元输出的所述数据被传送至所述第一测试输出焊盘。
5. 如权利要求4所述的半导体系统， 其中，当经由所述第一测试输入焊盘输入的所述数据被储存在所述第一半导体器件中 时，所述第一选择单元选择经由所述第一测试输入焊盘输入的所述数据，而所述第H选择 单元选择从所述第一储存单元输出的所述数据，W及 其中，当储存在所述第一半导体器件中的所述数据经由所述第一焊盘和所述第二焊盘 输出时，所述第二选择单元选择从所述第一储存单元输出的所述数据，而所述第四选择单 元选择从所述第二储存单元输出的所述数据。
6. 如权利要求4所述的半导体系统，其中，所述第二半导体器件包括： 第二测试输入焊盘； 第五选择单元，其适合于选择经由所述第二测试输入焊盘输入的数据和经由所述第H 焊盘输入的数据中的一个； 第H储存单元，其适合于储存并输出由所述第五选择单元选择的所述数据； 第六选择单元，其适合于选择从所述第H储存单元输出的所述数据和从第二内部电路 输出的数据中的一个； 第走选择单元，其适合于选择从所述第H储存单元输出的所述数据和经由所述第四焊 盘输入的数据中的一个； 第四储存单元，其适合于储存并输出由所述第走选择单元选择的所述数据；W及 第八选择单元，其适合于选择从所述第四储存单元输出的所述数据和从所述第二内部 电路输出的所述数据中的一个， 其中，从所述第四储存单元输出的所述数据被传送至所述第二测试输出焊盘。
7. 如权利要求6所述的半导体系统， 其中，当经由所述第H焊盘和所述第四焊盘输入的所述数据储存在所述第二半导体器 件中时，所述第五选择单元选择经由所述第H焊盘输入的所述数据，而所述第走选择单元 选择经由所述第四焊盘输入的所述数据，W及 其中，当储存在所述第二半导体器件中的所述数据经由所述第二测试输出焊盘输出 时，所述第八选择单元选择从所述第四储存单元输出的所述数据。
8. -种半导体系统，包括： 第一半导体器件至第N半导体器件，所述第一半导体器件至所述第N半导体器件中的 每个包括多个焊盘，所述第一半导体器件至所述第N半导体器件被顺序层叠使得相邻的半 导体器件的多个焊盘分别通过通孔彼此连接， 其中，所述第一半导体器件还包括测试输入焊盘，储存经由所述测试输入焊盘串行输 入的数据，W及经由所述多个焊盘之中相应的焊盘并行输出储存数据，W及 其中，所述第N半导体器件还包括测试输出焊盘，储存经由所述多个焊盘之中相应的 焊盘并行输入的数据，W及经由所述测试输出焊盘串行输出储存数据。
9. 一种半导体系统，包括： 第一半导体器件，其包括第一焊盘、第二焊盘、第一测试输入焊盘、第一输出缓冲器和 第二输出缓冲器，所述第一输出缓冲器具有第一电阻值且利用与输出值相对应的电压来驱 动所述第一焊盘，所述第二输出缓冲器具有所述第一电阻值且利用与输出值相对应的电压 来驱动所述第二焊盘，W及所述第一半导体器件适合于储存经由所述第一测试输入焊盘串 行输入的数据且经由所述第一焊盘和所述第二焊盘并行输出储存数据； 第二半导体器件，其包括第H焊盘、第四焊盘、第二测试输入焊盘、第二测试输出焊盘、 第H输出缓冲器和第四输出缓冲器，所述第H输出缓冲器具有大于所述第一电阻值的第二 电阻值且利用与输出值相对应的电压来驱动所述第H焊盘，所述第四输出缓冲器具有所述 第二电阻值且利用与输出值相对应的电压驱动所述第四焊盘，W及所述第二半导体器件适 合于经由所述第二测试输入焊盘串行输入并储存与经由所述第一测试输入焊盘输入的所 述数据不同的数据，且经由所述第H焊盘和所述第四焊盘并行输出储存数据； 第一通孔，其将所述第一焊盘和所述第H焊盘连接；W及 第二通孔，其将所述第二焊盘和所述第四焊盘连接。
10. -种半导体系统，包括： 第一半导体器件至第N半导体器件，所述第一半导体器件至所述第N半导体器件中的 每个包括多个焊盘，所述第一半导体器件至所述第N半导体器件被顺序层叠使得相邻半导 体器件的多个焊盘分别通过通孔连接， 其中，所述第一半导体器件包括第一测试输入焊盘和多个第一输出缓冲器，所述多个 第一输出缓冲器具有第一电阻值且利用与输出值相对应的电压来驱动所述多个相应焊盘， 所述第一半导体器件储存经由所述第一测试输入焊盘串行输入的数据，W及经由所述多个 焊盘并行输出储存数据，W及 其中，所述第N半导体器件包括第N测试输入焊盘、第N测试输出焊盘和多个第N输出 缓冲器，所述多个第N输出缓冲器具有比所述第一电阻值更大的第二电阻值且利用与输出 值相对应的电压来驱动所述多个相应焊盘，所述第N半导体器件经由所述第N测试输入焊 盘串行输入并储存与经由所述第一测试输入焊盘输入的所述数据不同的数据，W及经由所 述多个焊盘并行输出储存数据。
【专利摘要】一种半导体系统可以包括：第一半导体器件，其包括第一焊盘、第二焊盘和第一测试输入焊盘，且适合于储存经由第一测试输入焊盘串行输入的数据，以及经由第一焊盘和第二焊盘并行输出的储存数据；第二半导体器件，其包括第三焊盘、第四焊盘和第二测试输出焊盘，且适合于储存经由第三焊盘和第四焊盘并行输入的数据；第一通孔，将第一焊盘和第三焊盘连接使得经由第一焊盘并行输出的储存数据经由第三焊盘并行输入；以及第二通孔，将第二焊盘和第四焊盘连接使得经由第二焊盘并行输出的储存数据经由第四焊盘并行输入。
【IPC分类】H01L21-66, H01L25-065, H01L23-48
【公开号】CN104617083
【申请号】CN201410306680
【发明人】尹荣俊
【申请人】爱思开海力士有限公司
【公开日】2015年5月13日
【申请日】2014年6月30日
【公告号】US20150123132