薄嵌入式封装、其制造方法、包括其的电子系统及存储卡的制作方法
【专利说明】薄嵌入式封装、其制造方法、包括其的电子系统及存储卡
[0001]相关申请的交叉引用
[0002]本申请要求2013年11月25日向韩国知识产权局提交的韩国专利申请第10-2013-0144116号的优先权，其全部内容通过引用并入本文中。
技术领域
[0003]本发明的实施例涉及半导体封装，并且更具体地，涉及薄嵌入式封装、制造其的方法、包括其的电子系统、以及包括其的存储卡。
【背景技术】
[0004]典型的嵌入式封装包括无源器件，例如嵌入在衬底中的器件。近来，嵌入式封装可以通过将有源器件(例如，半导体芯片、数字集成电路、模拟集成电路等等)和无源器件一起嵌入在衬底中来制造。
【发明内容】
[0005]各种实施例针对嵌入式封装、制造嵌入式封装的方法、包括嵌入式封装的电子系统、以及包括嵌入式封装的存储卡。
[0006]根据一些实施例，一种嵌入式封装包括:具有腔体的核心层、设置在腔体中的第一半导体芯片、设置在第一半导体芯片的顶表面上的凸块、设置在第一半导体芯片和核心层上的第二半导体芯片、设置在第二半导体芯片的顶表面上的焊盘、以及设置在核心层以及第一和第二半导体芯片上的第一绝缘层，第一绝缘层具有暴露出凸块的第一开口以及暴露出焊盘的第二开口。第一开口和第二开口具有相似的深度。
[0007]根据进一步的实施例，一种嵌入式封装包括:具有腔体的核心层、设置在腔体中的第一半导体芯片、设置在第一半导体芯片的顶表面上的第一凸块、设置在第一半导体芯片和核心层上的第二半导体芯片、设置在第二半导体芯片的顶表面上的凸块、以及设置在核心层以及第一和第二半导体芯片上的第一绝缘层，第一绝缘层具有暴露出第一凸块的第一开口以及暴露出第二凸块的第二开口。第一开口和第二开口具有相似的深度。
[0008]根据进一步的实施例，一种制造嵌入式封装的方法包括提供具有腔体的核心层。在腔体中设置第一半导体芯片。第一半导体芯片在顶表面上具有凸块，所述凸块具有第一高度。将第二半导体芯片附接至第一半导体芯片和核心层的顶表面。第二半导体芯片在顶表面上具有焊盘。第二半导体芯片的厚度基本上等于第一高度。在核心层、第一半导体芯片和第二半导体芯片上形成第一绝缘层。选择性去除第一绝缘层的一部分以形成暴露出凸块的第一开口和暴露出焊盘的第二开口。第一开口和第二开口被形成为具有相似的深度。
[0009]根据进一步的实施例，一种制造嵌入式封装的方法包括提供具有腔体的核心层。在腔体中设置第一半导体芯片。第一半导体芯片在顶表面上具有为第一高度的第一凸块。将第二半导体芯片附接至第一半导体芯片和核心层的顶表面。第二半导体芯片在顶表面上具有第二凸块。第二半导体芯片的厚度基本上等于第一高度。将第一绝缘层形成在核心层、第一半导体芯片和第二半导体芯片上。选择性去除第一绝缘层的一部分以形成暴露出第一凸块的第一开口和暴露出第二凸块的第二开口。第一开口和第二开口被形成为具有相似的深度。
[0010]根据进一步的实施例，一种电子系统包括存储器部件以及通过总线而与存储器部件耦接的控制器。存储器部件或控制器包括具有腔体的核心层、设置在腔体中的第一半导体芯片、设置在第一半导体芯片的顶表面上的凸块、设置在第一半导体芯片和核心层上的第二半导体芯片、设置在第二半导体芯片的顶表面上的焊盘、以及设置在核心层以及第一和第二半导体芯片上的第一绝缘层，第一绝缘层具有暴露出凸块的第一开口和暴露出焊盘的第二开口。第一开口和第二开口具有相似的深度。
[0011]根据进一步的实施例，一种电子系统包括存储器部件以及通过总线而与存储器部件耦接的控制器。存储器部件或控制器包括具有腔体的核心层、设置在腔体中的第一半导体芯片、设置在第一半导体芯片的顶表面上的第一凸块、设置在第一半导体芯片和核心层上的第二半导体芯片、位于第二半导体芯片的顶表面上的凸块、以及设置在核心层以及第一和第二半导体芯片上的第一绝缘层，所述第一绝缘层具有暴露出第一凸块的第一开口和暴露出第二凸块的第二开口。第一开口和第二开口具有相似的深度。根据进一步的实施例，存储卡包括存储器部件和控制存储器部件的操作的存储控制器。存储器部件包括具有腔体的核心层、设置在腔体中的第一半导体芯片、设置在第一半导体芯片的顶表面上的凸块、设置在第一半导体芯片和核心层上的第二半导体芯片、设置在第二半导体芯片的顶表面上的焊盘、以及设置在核心层以及第一和第二半导体芯片上的第一绝缘层，第一绝缘层具有暴露出凸块的第一开口和暴露出焊盘的第二开口。第一开口和第二开口具有相似的深度。
[0012]根据进一步的实施例，存储卡包括存储器部件和控制存储器部件的操作的存储控制器。存储器部件包括具有腔体的核心层、设置在腔体中的第一半导体芯片、设置在第一半导体芯片的顶表面上的第一凸块、设置在第一半导体芯片和核心层上的第二半导体芯片、设置在第二半导体芯片的顶表面上的凸块、以及设置在核心层以及第一和第二半导体芯片上的第一绝缘层，第一绝缘层具有暴露出第一凸块的第一开口和暴露出第二凸块的第二开口。第一开口和第二开口具有相似的深度。
【附图说明】
[0013]本发明的实施例将在考虑附图以及随后的【具体实施方式】的情况下将变得更加清楚，其中:
[0014]图1是说明根据本发明的一些实施例的嵌入式封装的平面图；
[0015]图2是沿着图1的线1-1’截取的截面图；
[0016]图3是沿着图1的线11-11’截取的截面图；
[0017]图4是说明根据本发明的一些实施例的嵌入式封装的平面图；
[0018]图5是沿着图4的线II1-1II’截取的截面图；
[0019]图6是沿着图4的线IV-1V’截取的截面图；
[0020]图7是说明根据本发明的一些实施例的嵌入式封装的平面图；
[0021]图8是沿着图7的线V-V’截取的截面图；
[0022]图9是沿着图7的线V1-VI ’截取的截面图；
[0023]图10至图20是说明制造根据本发明的一些实施例的嵌入式封装的方法的示意图；
[0024]图21至图31是说明制造根据本发明的一些实施例的嵌入式封装的方法的示意图；
[0025]图32是说明包括根据本发明的一些实施例的嵌入式封装的电子系统的框图；以及
[0026]图33是说明包括根据本发明的一些实施例的嵌入式封装的另一电子系统的框图。
【具体实施方式】
[0027]图1说明根据一些实施例的嵌入式封装100。嵌入式封装100包括层叠成彼此相交叉的第一半导体芯片I1和第二半导体芯片120，使得第一半导体芯片110以相对于第二半导体芯片120的放置定向转动90度的定向放置。尽管图1说明了两个层叠的半导体芯片，但是本发明并不限于芯片这样的布置。例如，在一些实施例中，嵌入式封装100，以及本文所述的其它封装，可以包括三个或更多个层叠的半导体芯片。第二半导体芯片120被层叠在第一半导体芯片110上或上方。在一些实施例中，第一半导体芯片110和/或第二半导体芯片120可具有矩形形状或其它类似的几何形状，其中芯片的长度大于宽度。例如，第一半导体芯片110可以被定位成使得芯片110的长度在Y方向并且芯片110的宽度在X方向，而第二半导体芯片120可以被定位成使得芯片120的长度在X方向而芯片120的宽度在Y方向，如图1所示。
[0028]一个或多个凸块112可以被设置在第一半导体芯片110的顶表面上。在一些实施例中，凸块112设置在第一半导体芯片110的两个相对端部上，并且不被第二半导体芯片120覆盖(例如，不直接位于第二半导体芯片120下方)。凸块112可被彼此分隔开。在各种实施例中，凸块112的布置、配置和/或数量可以变化，或者可以基于第一半导体芯片110的功能来选择。当第二半导体芯片120垂直地层叠在第一半导体芯片110上或上方时，第一半导体芯片110的顶表面的设置凸块112的两个相对端部不直接位于第二半导体芯片120下方。
[0029]在一些实施例中，一个或多个焊盘122被设置在第二半导体芯片120的顶表面上。在一些实施例中，焊盘122被设置在第二半导体芯片120的两个相对端部上并且彼此分隔开。在各种实施例中，焊盘122的布置、配置和/或数量可以变化，或者可以基于第二半导体芯片120的功能来选择。
[0030]在一些实施例中，第一半导体芯片110的凸块112和第二半导体芯片120的焊盘122以基本上相似的配置或布置来设置。例如，如图1所示，凸块112设置在第一半导体芯片110的沿着Y方向定位的两个相对端部上，焊盘122设置在第二半导体芯片120的沿着X方向定位的两个相对端部上。第二半导体芯片120以相对于第一半导体芯片110旋转约90度的平面定向而被设置在第一半导体芯片110上或上方。因此，第一半导体芯片110的设置凸块112的两个相对端部不与第二半导体芯片120的设置焊盘122的两个相对端部垂直重叠。
[0031]在一些实施例中，第一半导体芯片110的凸块112的配置或布置不同于第二半导体芯片120的焊盘122的配置或布置。例如，凸块112可以设置在第一半导体芯片110的两个相对端部上，焊盘122可以设置在第二半导体芯片120的中心部分上。按照这样的例子，第一半导体芯片110的设置凸块112的两个相对端部不与第二半导体芯片120垂直重叠(例如，不直接位于第二半导体芯片120下方)，但是第二半导体芯片120的设置焊盘122的中心部分与第一半导体芯片110垂直重叠(例如，位于第一半导体芯片110上方)。当然，其它布置或配置是可能的。例如，在一些实施例中，第一半导体芯片110被设置在第二半导体芯片120下方，使得第一半导体芯片110的定向相对于第二半导体芯片120的定向以O度和90度之间的角度旋转。即使在这样的实施例中，第一半导体芯片110的设置凸块112的部分也不与第二半导体芯片120直接重叠(例如，可以不位于第二半导体芯片120下方)。
[0032]在一些实施例中，第一半导体芯片110和第二半导体芯片120以第一绝缘层230来覆盖。第一绝缘层230可以包括一个或多个第一开口 231以及一个或多个第二开口 232。第一开口 231可以被形成为暴露出第一半导体芯片110的凸块112，第二开口 232可以被形成为暴露出第二半导体芯片120的焊盘122。因此，第一开口 231的数量可以等于凸块112的数量，第二开口 232的数量可以等于焊盘122的数量。如图1所示，第一开口 231和第二开口 232中的每个可以具有圆形截面形状。然而，在一些实施例中，第一开口 231和第二开口 232中的每个可以具有斜截面形状或其它的非圆形截面形状。
[0033]参考图2和图3，嵌入式封装100包括具有腔体212的核心层210。腔体212可以被设置在或形成在核心层210的中心区域中。腔体212可以具有被配置或成形为容纳第一半导体芯片110的平面区域。在一些实施例中，腔体212的平面区域可以等于或大于第一半导体芯片110的平面区域。在一些实施例中，腔体212在X方向的宽度可以小于腔体212在Y方向的宽度。第一半导体芯片110可以被设置在腔体212中。
[0034]在一些实施例中，核心层210的厚度t3可以基本上等于第一半导体芯片110的厚度tl。因此，当第一半导体芯片110被设置在腔体212内时，第一半导体芯片110的底表面和顶表面可以分别与核心层210的底表面和顶表面共面。在一些实施例中，核心层210的厚度t3可以不同于第一半导体芯片110的厚度tl。例如,核心层210的厚度t3可以大于或小于第一半导体芯片HO的厚度tl。然而，即使在这样的实施例中，第一半导体芯片110的