抗辐射鳍型沟道双栅场效应晶体管及其制备方法
【技术领域】
[0001]本发明属于超大规模集成电路技术领域，涉及金属氧化物半导体场效应晶体管的制备，尤其涉及一种抗辐射鳍型沟道双栅场效应晶体管及其制备方法。
【背景技术】
[0002]随着集成电路技术的高速发展，对于芯片集成度的要求也越来越高，MOS器件沟道长度也要求不断缩小，由此带来了新的问题:器件沟道长度的缩短造成了源漏之间距离的减小，这样一来栅极对沟道的控制能力变差，栅极电压夹断沟道的难度也越来越大，亚阈值漏电的现象也会变得更容易发生。
[0003]为了解决由于沟道长度的缩短造成的短沟效应，需要增强栅极对沟道的控制能力，为此人们考虑了多种解决方法，常用的有一种结构为鳍型沟道双栅结构。鳍型沟道双栅结构是一种三维立体结构，其沟道形成在“垂直”硅鳍的侧表面上，且电流与晶圆表面平行。器件的沟道长度是栅极平行于鳍方向的长度，而沟道的宽度是两倍于鳍高度再加上鳍的宽度。鳍的高度限制了驱动电流和栅电容，而鳍厚度会影响到对阈值电压和短沟道的控制，还会影响到其二级效应。
[0004]鳍型沟道双栅结构MOS器件应用在辐射环境中时，尽管埋氧层抑制了衬底脉冲电流的干扰，光子、电子及高能离子等带电离子还是会在鳍型沟道双栅结构MOS器件的埋氧层产生严重的总剂量辐射效应。总剂量辐射效应是累积剂量的电离辐射效应，电离辐射在S12中激发电子-空穴对并形成界面态，造成S1 2中的正电荷积累，从而会使背栅/体区和沿隔离氧化层边界的N型半导体体区发生反型，如果该反型通道连接鳍型沟道双栅结构MOS器件的源区和漏区则会在鳍型沟道双栅结构MOS器件正常工作时引入泄漏通道，造成鳍型沟道双栅结构MOS器件截止态泄漏电流及器件功耗的增加，会引起一系列的可靠性问题。基于SOI材料的鳍型沟道双栅结构MOS器件会由于总剂量辐射效应的影响在沟道底部与隐埋氧化层接触的位置产生漏电。
【发明内容】
[0005]本发明要解决的技术问题是:提供一种抗辐射鳍型沟道双栅场效应晶体管及其制备方法，能够减小电离辐射在隐埋氧化层中引入的正电荷对器件性能的影响，阻止源区和漏区之间漏电通道的产生。
[0006]本发明解决其技术问题所采用的技术方案是:一种抗辐射鳍型沟道双栅场效应晶体管包括衬底、隐埋氧化层、P型重掺杂层、P型轻掺杂层、N型掺杂层和金属栅极。所述衬底、隐埋氧化层、P型重掺杂层、P型轻掺杂层、N型掺杂层从下往上依次层叠，P型重掺杂层的P型掺杂浓度高于P型轻掺杂层，P型重掺杂层和P型轻掺杂层呈H形。N型掺杂层形成源区、漏区以及连接源区和漏区的连接块。P型重掺杂层的的掺杂浓度大于或等于源区和漏区的掺杂浓度。源区往下至隐埋氧化层表面与P型重掺杂层和P型轻掺杂层形成有区域一，漏区往下至隐埋氧化层表面与P型重掺杂层和P型轻掺杂层形成有区域二，连接块往下至隐埋氧化层表面与P型重掺杂层和P型轻掺杂层形成有鳍型沟道。连接块上开设有通连至P型轻掺杂层的缺口，缺口内填充有隔断块，隔断块从下往上依次包括缓冲层和硬掩膜层，在P型重掺杂层和P型轻掺杂层的侧面淀积有高介电常数介质层，所述高介电常数介质层覆盖鳍型沟道两侧部分、区域一与鳍型沟道相连的侧面部分和区域二与鳍型沟道相连的侧面部分，金属栅极分布在鳍型沟道的两侧，金属栅极的两侧淀积有栅侧墙。
[0007]进一步优选的，鳍型沟道的高度为30-80nm，宽度为30_50nm。
[0008]进一步优选的，所述的P型重掺杂层的厚度小于10nm。
[0009]进一步优选的，所述的高介电常数介质层由氧化铝制成，高介电常数介质层的厚度为2_4nm。
[0010]一种抗辐射鳍型沟道双栅场效应晶体管的制备方法，所述制备方法在绝缘体上硅上加工制备，绝缘体上硅具有从下往上依次叠置的衬底、隐埋氧化层和顶层硅膜，所述制备方法包括如下步骤:
1)在顶层硅膜上采用热氧化工艺形成二氧化硅氧化层；
2)去除二氧化硅氧化层，在减薄后的顶层硅膜上涂覆光刻胶，对欲做为有源区的部分进行光刻，顶层硅膜上形成光刻胶阻挡层，顶层硅膜上未涂覆光刻胶处与光刻胶阻挡层形成有源区窗口，从有源区窗口处向顶层硅膜注入硼离子形成P型重掺杂层；
3)去除光刻胶阻挡层，在顶层硅膜的表面上通过外延生长形成P型轻掺杂层；
4)在P型轻掺杂层上采用热氧化工艺制成二氧化硅缓冲层，然后在二氧化硅缓冲层上淀积氮化硅，形成硬掩膜层；
5)通过有源区掩模板进行有源区光刻，形成由P型重掺杂层、P型轻掺杂层、S1j^冲层和硬掩膜层从下往上依次叠置的鳍型体区结构；
6)在P型重掺杂层和P型轻掺杂层部分淀积高介电常数介质层11，然后在隐埋氧化层上表面淀积金属层，用栅板对金属层进行光刻，形成金属栅极；
7)在金属栅极的两侧淀积氮化硅，形成栅侧墙；
8)去除部分硬掩膜层和二氧化硅缓冲层，留出与栅侧墙相连部分的硬掩膜层和二氧化硅缓冲层作为隔断块，利用栅极的自对准对P型轻掺杂层上进行砷注入，形成源区和漏区，然后退火进行杂质激活；
9)利用化学机械抛光平坦化，去除隔断块上的金属层。
[0011]进一步优选的，所述绝缘体上硅的顶层硅膜的厚度为50-100nm。
[0012]本发明的有益效果是，本发明采用在隐埋氧化层与上部体区的接触部分增加P型重掺杂层，掺杂浓度大于源区和漏区的掺杂浓度，形成了抗总剂量辐射的加固区域能够防止因总剂量辐射效应引入的正电荷对沟道的反型作用，鳍型沟道两侧为高介电常数介质层以及由金属层所构成的金属栅极，可以有效减少栅极漏电。
【附图说明】
[0013]下面结合附图和实施例对本发明进一步说明。
[0014]图1是本发明抗辐射鳍型沟道双栅场效应晶体管的立体结构示意图。
[0015]图2是图1的俯视图。
[0016]图3是图2沿A-A向的剖视图。
[0017]图4是制备本发明的绝缘体上硅的结构示意图。
[0018]图5-图14为本发明绝缘体上硅抗辐射特性表征结构的制备方法工艺流程图； 其中，
图5是本发明的制备方法步骤I)示意图；
图6是本发明的制备方法步骤2)示意图；
图7是本发明的制备方法步骤3)示意图；
图8是本发明的制备方法步骤4)示意图；
图9是本发明的制备方法步骤5)示意图；
图10是本发明的制备方法步骤6)示意图；
图11是图10沿B-B向的剖视图；
图12是本发明的制备方法步骤7)示意图；
图13是本发明的制备方法步骤8)示意图；
图14是图13沿C-C向的剖视图。
[0019]图中1、衬底；2、隐埋氧化层；3、顶层硅膜；4、二氧化硅氧化层；5、光刻胶阻挡层；6、金属层；7、P型重掺杂层；8、P型轻掺杂层；9、二氧化娃缓冲层；10、硬掩膜层；11、高介电常数介质层；12、金属栅极；13、栅侧墙；15、N型掺杂层；16、鳍型沟道；17、隔断块；151、源区；152、漏区；153、连接块。
【具体实施方式】
[0020]现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
[0021]如图1-3所示，本发明所述的一种抗辐射鳍型沟道双栅场效应晶体管包括衬底1、隐埋氧化层2、P型重掺杂层7、P型轻掺杂层8、N型掺杂层15和金属栅极12。所述衬底1、隐埋氧化层2、P型重掺杂层7、P型轻掺杂层8、N型掺杂层15从下往上依次层叠。P型重掺杂层7的P型掺杂浓度高于P型轻掺杂层(8)，所述的P型重掺杂层7的厚度小于10nm。P型重掺杂层7和P型轻掺杂层8呈H形。
[0022]N型掺杂层15形成源区151、漏区152以及连接源区151和漏区152的连接块153，P型重掺杂层7的的掺杂浓度大于或等于源区151和漏区152的掺杂浓度。
[0023]源区151往下至隐埋氧化层2表面与P型重掺杂层7和P型轻掺杂层8形成有区域一，漏区152往下至隐埋氧化层2表面与P型重掺杂层7和P型轻掺杂层8形成有区域二，连接块153往下至隐埋氧化层2表面与P型重掺杂层7和P型轻掺杂层8形成有鳍型沟道16，鳍型沟道16的高度为30-80nm，宽度为30_50nm。
[0024]连接块153上开设有通连至P型轻掺杂层8的缺口，缺口内填充有隔断块17，隔断块17从下往上依次包括缓冲层9和硬掩膜层10。在P型重掺杂层7和P型轻掺杂层8的侧面淀积有高介电常数介质