第一电感线圈121的大小可以和所述第二电感线圈221的大小相同，也可以所述第一电感线圈121的大小可以和所述第二电感线圈221的大小不相同。
[0057]然后，如图5所示，对所述第一衬底110背离所述第一电介质层120的一侧进行减薄，将所述第一衬底110减薄至2 μπι?5 μπι的厚度，例如3 μπι、4 μπι等等。其中可以采用化学机械研磨及湿法刻蚀的方法对所述第一衬底I1进行减薄。
[0058]随后，如图6所示，在减薄后的所述第一衬底110背离所述第一电介质层120的一侧制备一保护层130，所述保护层130的材料可以为氧化物或氮化物等。
[0059]接着，如图7所示，可以所述第一衬底110背离所述第一电介质层120的一侧制备一开孔111，用于器件结构的电性引出。
[0060]在本实施例中，还可以制备垫片等结构，如图7所示，在制备所述开孔111的同时，在所述第一衬底110背离所述第一电介质层120的一侧制备另一开槽112，所述开槽112暴露出所述第一电介质层120，所述开槽112正对所述金属结构125，一用于制备垫片(pad)。
[0061]最后，如图8所示，在最终形成的三维堆叠封装芯片的器件结构中，所述第一晶圆100与所述第二晶圆200键合在一起，所述第一衬底110背离所述第一电介质层120的一侧设置有所述开孔111，所述开孔111至少完全暴露出正对所述电感线圈121的所述第一电介质层120，以防止漏电。从而，在不改变所述电感线圈121的频率的前提下，提高了所述电感线圈121在整个器件中的Q值；所述第一晶圆100与所述第二晶圆2000键合在一起，所述第二晶圆200的设置提高整个器件的机械强度；并且，所述三维堆叠封装芯片在制备的过程中，避免对所述第一晶圆100进行过多的刻蚀等工艺，可以降低成本。
[0062]在三维堆叠封装芯片中，所述开槽112内设置有一垫片310，所述垫片310填充连接孔311与所述金属结构125连接，用于向所述第一晶圆100中的各种器件通电。
[0063]在最终形成的芯片结构中，所述第一电感线圈121与所述第二电感线圈221相对设置，从而形成变压器，由于所述第一电感线圈121和所述第二电感线圈221在两个不同的晶圆中，所以可以增加所述第一电感线圈121与所述第二电感线圈221之间的纵向(两个晶圆的层叠方向)距离，以增加所述变压器的共振频率；同时，由于所述第一电感线圈121和所述第二电感线圈221在两个不同的晶圆中，可以使得所述第一电感线圈121远离所述第一衬底110，并使得所述第二电感线圈221远离所述第二衬底210，不影响所述第一电感线圈121和所述第二电感线圈221的自电感。
[0064]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种三维堆叠封装芯片中的变压器，包括: 第一晶圆，包括第一衬底以及位于所述第一衬底一侧的第一电介质层，所述第一电介质层内形成有一第一电感线圈； 第二晶圆，包括第二衬底以及位于所述第二衬底一侧的第二电介质层，所述第二电介质层内形成有一第二电感线圈； 所述第一晶圆与所述第二晶圆键合在一起，其中，所述第一电介质层背离所述第一衬底的一侧与所述第二电介质层背离所述第二衬底的一侧相键合，所述第一电感线圈与所述第二电感线圈相对设置。
2.如权利要求1所述的三维堆叠封装芯片中的变压器，其特征在于，所述第一晶圆与所述第二晶圆之间设置有一氧化层。
3.如权利要求2所述的三维堆叠封装芯片中的变压器，其特征在于，所述氧化层的厚度为0.5 μ m?5 μ m0
4.如权利要求1-3中任意一项所述的三维堆叠封装芯片中的变压器，其特征在于，所述第一电感线圈的中心点与所述第二电感线圈的中心点有一偏移距离。
5.如权利要求1-3中任意一项所述的三维堆叠封装芯片中的变压器，其特征在于，所述第一电介质层包括η层互连层，所述第一电感线圈位于第η层互连层，η为大于等于2的正整数。
6.如权利要求5所述的三维堆叠封装芯片中的变压器，其特征在于，第η-1层互连层内还设置有一第一通电结构，所述第一通电结构与所述第一电感线圈通过第一连接塞连接。
7.如权利要求6所述的三维堆叠封装芯片中的变压器，其特征在于，所述第一通电结构的图形所述第一电感线圈的图形相同。
8.如权利要求1-3中任意一项所述的三维堆叠封装芯片中的变压器，其特征在于，所述第二电介质层包括j层互连层，所述第二电感线圈位于第j层互连层，j为大于等于2的正整数。
9.如权利要求8所述的三维堆叠封装芯片中的变压器，其特征在于，第j_l层互连层内还设置有一第二通电结构，所述第二通电结构与所述第二电感线圈通过第二连接塞连接。
10.如权利要求9所述的三维堆叠封装芯片中的变压器，其特征在于，所述第二通电结构的图形所述第二电感线圈的图形相同。
11.如权利要求1-3中任意一项所述的三维堆叠封装芯片中的变压器，其特征在于，所述第一衬底背离所述第一电介质层的一侧设置有一保护层。
12.如权利要求1所述的三维堆叠封装芯片中的变压器，其特征在于，所述第一电介质层和第二电介质层的材料均为氧化物。
13.如权利要求1所述的三维堆叠封装芯片中的变压器，其特征在于，所述第一衬底的厚度为2 μ m?5 μ m0
14.如权利要求1所述的三维堆叠封装芯片中的变压器，其特征在于，所述第二衬底的厚度为500 μ m?800 μ m。
15.一种三维堆叠封装芯片中的变压器的制备方法，包括: 提供一第一晶圆，所述第一晶圆包括第一衬底以及位于所述第一衬底一侧的第一电介质层，所述第一电介质层内形成有一第一电感线圈； 提供一第二晶圆，所述第二晶圆包括第二衬底以及位于所述第二衬底一侧的第二电介质层，所述第二电介质层内形成有一第二电感线圈； 将所述第一晶圆与所述第二晶圆键合在一起，其中，所述第一电介质层背离所述第一衬底的一侧与所述第二电介质层背离所述第二衬底的一侧相键合，所述第一电感线圈与所述第二电感线圈相对设置。
16.如权利要求15所述的三维堆叠封装芯片中的变压器的制备方法，其特征在于，所述的三维堆叠封装芯片中的变压器的制备方法还包括: 在所述第一晶圆与所述第二晶圆之间制备一氧化层。
17.如权利要求15所述的三维堆叠封装芯片中的变压器的制备方法，其特征在于，所述的三维堆叠封装芯片中的变压器的制备方法还包括: 在所述第一衬底背离所述第一电介质层的一侧制备一保护层。
18.如权利要求15所述的三维堆叠封装芯片中的变压器的制备方法，其特征在于，在所述第一衬底背离所述第一电介质层的一侧制备一保护层，对所述第一衬底背离所述第一电介质层的一侧进行减薄。
【专利摘要】本发明揭示了一种三维堆叠封装芯片中的变压器，包括：第一晶圆，包括第一衬底以及位于所述第一衬底一侧的第一电介质层，所述第一电介质层内形成有一第一电感线圈；第二晶圆，包括第二衬底以及位于所述第二衬底一侧的第二电介质层，所述第二电介质层内形成有一第二电感线圈；所述第一晶圆与所述第二晶圆键合在一起，其中，所述第一电介质层背离所述第一衬底的一侧与所述第二电介质层背离所述第二衬底的一侧相键合，所述第一电感线圈与所述第二电感线圈相对设置。本发明同时提高一种上述电感线圈的制备方法。在上述电感线圈中，能够在不影响电感线圈的自电感的前提下，增加变压器的共振频率。
【IPC分类】H01L23-522, H01L21-768
【公开号】CN104681537
【申请号】CN201510005398
【发明人】鞠韶复, 朱继锋, 梅绍宁
【申请人】武汉新芯集成电路制造有限公司
【公开日】2015年6月3日
【申请日】2015年1月6日