置可包含第二非掺杂的非晶HfOjl。本领域的技术人员将了解可能出现在该基板中的其他主动区域可能由适当的屏蔽结构所覆盖，使得该第一和第二主动区域曝露在用于形成该第一和第二非掺杂的非晶HfO2层的沉积制程中。在本文的一些例示范例中，该沉积制程可以是ALD制程。
[0064]接着，可以在该基板上方形成一屏蔽结构，该屏蔽结构覆在该第一主动区域之上并将该第二主动区域曝露在进一步的制程中。在本文的一些例示范例中，可以在该第一主动区域上形成屏蔽或硬屏蔽。
[0065]接着，可以依据以上的该TiN层132或该TiN层316a所述的形成制程来该形成TiN层在该第二非掺杂的非晶HfO2层上。
[0066]在该第二主动区域上方的该第二非掺杂的非晶HfO2层上方形成该TiN层之后，可移除该第一主动区域的该屏蔽结构，且可形成覆盖在该第二主动区域之上的第二屏蔽结构以将该第一主动区域曝露在进一步的制程中。
[0067]可以依据传统的技术，譬如习知的CVD制程，在该第一非掺杂的HfO2层上方形成第二 TiN层。本领域的技术人员将了解藉由将该第二主动区域曝露到400°C或更高的温度，可以启动该第二 HfOJl的铁电特性，同时该第一 HfO2层将不是铁电性的，且显现如习知技术的顺电性质。
[0068]因此，铁电性半导体装置和非铁电性半导体装置可以在由现有制程所组成的方法中被轻易的制造，亦即，不需要增加额外的掺杂制程。
[0069]参考图3b，将描述另一半导体装置结构300b ο该半导体装置结构300b包含类似以上参考图1a-1c所述的基板102或以上参考图3a所述的该基板302a的基板302b。另外，底部电极层312b形成在该半导体基板302b之上。虽然图3b绘示该底部电极层312b是直接形成在该基板302b的上表面上，这并不对本揭露做出任何限制，且本领域的技术人员将了解一个或多个其他的层可以形成在该底部电极层312b和该基板302b之间。举例而言，绝缘层(未图示)可以形成在该底部电极层312b和该基板302b之间。另外，导电结构可以形成在该底部电极层312b和该基板302b之间。在这个例子中，本领域的技术人员将了解该基板302b可具有形成在其中的已掺杂阱区域，至少局部地在邻接于该半导体装置结构300b的区域中。举例而言，该底部电极层312b可藉由导电结构(未图示)耦接至形成在该基板302b中的掺杂区域(未图示)。
[0070]在该底部电极层312b上形成未掺杂的铁电HfOJl 314b。该未掺杂的铁电HfOjl314b可以依据以上参考图1a-1c或参考图3a所述的制程来形成。
[0071]再者，该半导体装置结构300b包含形成在该未掺杂的铁电HfOJl 314b的TiN层316b。该TiN层316b类似于以上参考图1a-1c所讨论的该TiN层132或以上参考图3a所讨论的该TiN层316a。
[0072]在本揭露的一特殊例示实施例中，该半导体装置结构300b可形成MIM或MIS电容器结构。相关的半导体装置结构300b可以耦接到FET装置(未图示)，使得该底部电极层312b可以耦接到该FET装置(未图示)的源极或漏极的一者。FET装置(未图示)和该半导体装置结构300b的对应组合可以实现1T-1C FeRAM存储胞结构，其包含传统的，亦即，非铁电性的，FET作为访问晶体管(access transistor)，同时该半导体装置结构包含未掺杂的铁电HfOJl 314b。本领域的技术人员将了解其与D-RAM存储胞相反，仅有一个电容器和一个访问晶体管用来形成该存储胞。另外，本领域的技术人员将了解到对应的FeRAM结构可以轻易的依据现有的制造流程不需要增加不必要的掺杂制程来完成。因此，藉由现有的制造流程而不需要包含复杂的掺杂制程，可以提供跨越整个半导体晶圆的高均匀度的基于铁电性的FeRAM装置的非易失性的存储装置。依据上述的读取和写入操作的讨论，可以读取电容器。
[0073]本揭露提出使用特别工程化的TiN层用于使得纯HfO2M料中能够有铁电性。因此，可能可以具有以ALD制程形成的非掺杂HfO2材料并在纯HfO 2中造成稳定的铁电结晶相。举例而言，发明人观察到发生在因为PVD-TiN的覆盖的ALD沉积的纯HfO2中的稳定效果，其中，该TiN层显现特定的氧含量分布，譬如氧梯度。相较于由物理气相沉积制程沉积的HfO2或由ALD制程所形成的掺杂的HfO 2材料，由本揭露提供的铁电性纯HfO 2材料显现较高的敷形性(conformality)。特别是，在ALD制程中实施掺杂使得现有半导体装置的制造变得非常复杂，因为其需要对整个晶圆控制均匀的掺杂浓度。
[0074]以上所述的具体实施例仅是说明性的，因为本发明可以以不同的但等效的方式修改和实施，这些方式对于获得这里讲授的益处的本领域的技术人员是显然的。举例而言，可以不同的顺序实行所阐述的制程步骤。此外，除在下面的权利要求中描述的之外，不打算限制这里表示的构造或设计的细节。因此证实，以上公开的具体实施例可以改变或修改，并且所有这样的变化认为在本发明的范围和精神内。因而，这里寻求的保护在权利要求书中叙述。
【主权项】
1.一种半导体装置，包括: 基板； 未掺杂的二氧化铪层，形成在该基板之上；以及 氮化钛层，形成在该二氧化铪层上； 其中，该未掺杂的二氧化铪层至少是部分铁电性的。
2.如权利要求1所述的半导体装置，其中，该未掺杂的二氧化铪层具有在约1- 30nm的范围内或2 - 20nm的范围内的厚度。
3.如权利要求1所述的半导体装置，其中，该氮化钛层具有在约2- 30%的范围内、或约2 - 20%的范围内、或约2 - 15%的范围内的平均含氧量。
4.如权利要求1所述的半导体装置，其中，该氮化钛层具有含氧量分布在其中，该含氧量分布显示在该氮化钛层的上表面的含氧量是在约5 - 15%的范围内，且在该氮化钛层和该未掺杂的二氧化铪层的界面的含氧量是在约O - 7%的范围内。
5.如权利要求4所述的半导体装置，其中，该含氧量分布代表氧梯度。
6.如权利要求1所述的半导体装置，其中，该氮化钛层具有在约100- 400 μ Ω cm的范围内、或约100 - 350 μ Qcm的范围内、或约100 - 300 μ Ω cm的范围内的体电阻率。
7.如权利要求1所述的半导体装置，其中，该氮化钛层具有在约4.5 - 5.2g/cm3的范围内或约4.55 - 5.15g/cm3的范围内的密度。
8.如权利要求1所述的半导体装置，还包括具有栅极介电质的栅极结构，形成在该基板之上，该栅极介电质包含该二氧化铪层和该氮化钛层。
9.如权利要求1所述的半导体装置，其中，该二氧化铪层是形成在氮氧化硅层上。
10.如权利要求1所述的半导体装置，还包括具有介电结构的MIM或MIS电容结构，形成在该基板上，该介电结构包含该二氧化铪层和该氮化钛层。
11.如权利要求10所述的半导体装置，其中，该二氧化铪层是作为基极电极层而形成的。
12.一种用于形成半导体装置的方法，包括: 在半导体基板之上形成未掺杂的非晶二氧化铪层； 在该未掺杂的非晶二氧化铪层上形成氮化钛层；以及 实行热退火制程用以在该未掺杂的非晶二氧化铪层中至少部分造成铁电相。
13.如权利要求12所述的方法，其中，藉由在包含氮或氧/氮的其中一种的气体中实行PVD制程来沉积该氮化钛层。
14.如权利要求13所述的方法，其中，该PVD制程是在小于或等于约400°C且较佳地是小于或等于约300°C的温度下实行。
15.如权利要求14所述的方法，还包括在实行该PVD制程时，调整钛/氮的特定比例。
16.如权利要求15所述的方法，其中，该氮化钛层具有在约2- 30%的范围内、或约2 - 20%的范围内、或约2 - 15%的范围内的平均含氧量。
17.如权利要求12所述的方法，其中，该氮化钛层是非晶的。
18.如权利要求12所述的方法，其中，藉由实行ALD制程以沉积具有在约4- 20nm的范围内的厚度的一层未掺杂的非晶二氧化铪来形成该未掺杂的非晶二氧化铪层。
19.如权利要求18所述的方法，其中，在该ALD制程中，沉积温度是出自约200- 400°C的范围或约200 - 300°C的范围。
20.如权利要求12所述的方法，其中，在至少约400°C以及最多约1100°C或最多约800°C的退火温度下实行该热退火制程。
【专利摘要】本发明涉及具有铁电氧化铪的半导体装置及形成该半导体装置的方法，提供一种半导体装置，包括基板、形成在该基板之上的未掺杂的二氧化铪层、以及形成在该二氧化铪层上的氮化钛层。在本文中，该未掺杂的二氧化铪层至少是部分铁电性的。在用于形成半导体装置的例示性方法中，在半导体基板之上形成未掺杂的非晶二氧化铪层且在该未掺杂的非晶二氧化铪层上形成氮化钛层。实行热退火制程用以在该未掺杂的非晶二氧化铪层中至少部分造成铁电相。
【IPC分类】H01L29-78, H01L21-316, H01L21-28, H01L23-64, H01L21-02, H01L21-336, H01L29-423
【公开号】CN104810269
【申请号】CN201510040666
【发明人】J·穆勒, D·H·瑞尤赛, R·宾德尔, J·梅茨格, P·波兰斯基
【申请人】格罗方德半导体公司
【公开日】2015年7月29日
【申请日】2015年1月27日
【公告号】DE102015200946A1, US20150214322