具有铁电氧化铪的半导体装置及形成该半导体装置的方法
【技术领域】
[0001]本发明关一般关于半导体装置，且尤其是关于具有铁电氧化铪的复杂半导体装置，以及用于形成相应的半导体装置的方法。
【背景技术】
[0002]集成电路典型地包含非常大量的电路组件形成在给定的芯片面积上，其中，半导体装置代表电路组件的重要实现。举例而言，目前的先进IC(集成电路，integratedcircuit, IC)是由数百万个场效晶体管所形成，该场效晶体管又称为MOS晶体管或M0SFET，且一般来说MOSFET可以视为在现代IC中的主要半导体装置。因此，迈向增进的效能和较低的积集体积的努力已经主要导向减少基本晶体管结构的尺寸。持续增进半导体装置效能的驱动力是由微缩的摩尔定律(Moore’ s law of scaling)所提出，其要求在IC中的半导体装置的数量指数级地增加，例如，每二到三年变为两倍。结果，晶体管的最小尺寸约每一年指数级的缩小。
[0003]尽管多种尺寸微缩制程技术已经被发展并实现来满足摩尔定律，其无法永远持续下去是显而易见的，特别是当由材料所附加的限制在先进微缩节点中变得更加重要时。举例而言，在先进晶体管结构的栅极电极中的栅极介电层厚度变得如此薄(在2nm以下)，使得从该栅极电极到通道区域(通常位于该栅极电极下方)的直接电子穿隧所造成的栅极漏电流随着减低的厚度而增加，结果，基于这种晶体管的任何集成电路的功耗变得无法接受。
[0004]在使用高k介电材料时，该栅极漏电的问题可以由设置用高k介电材料(譬如氧化铪基的材料)的栅极介电质来解决，其允许增加该栅极电极到该通道的电容耦合而不需要降低该栅极介电质的厚度。因此，利用高k介电材料实现栅极介电质不仅允许增加个别晶体管组件的效能，也可以降低半导体装置的尺寸并因此在给定的芯片面积中结合了增多的功能性。
[0005]为了增加建立在给定芯片面积中的功能性的进一步努力导致了消除第二级储存系统的方法。这些方法是基于非易失性存储装置的发展，其在没有供电时不会失去所储存的信息。在此，努力被导向铁电性RAM或FeRAM的发展，其使用具有铁电性质的介电层。相较于传统的闪存装置，目前的FeRAM显示，在较高的写入效能时有较低的功率使用以及较多的写入-消除循环次数。因此，大量的研宄投入在铁电材料上，以提供非易失性存储装置。
[0006]因此，铁电材料已经被考虑用于形成高效的电容器。在此使用铁电材料的效果是基于施加在该铁电材料上的适当电场来调整该铁电材料的极化状态的可能性。因为铁电材料的极化状态是会保持的，除非暴露在高的关于该极化状态反向电场或高温下，可能可以“程序化”由铁电材料所形成的电容器，使得所引发的极化状态反应一信息单元。因为所引发的极化状态可以被保持，即使将电源供应从“已程序化”的电容器移除。相对于习知闪存设计的传统储存电容器，该电容器的状态更新(refreshment)是不需要的。铁电材料的另一优点是铁电材料相对高的介电常数(k大于4)，其可以使其能够制造相较于传统半导体装置具有优越效能的半导体装置。
[0007]虽然铁电场效晶体管或铁电电容器用于复杂半导体装置，在理论上表现出非常有前景的概念，识别能够和既有的制程兼容的适当的铁电材料是困难的任务，特别是在先进技术节点。举例而言，一般的习知铁电材料，譬如PZT或1?钛矿(perovskites)，和标准的CMOS制程并不兼容。然而，最近的研宄结果指出氧化铪基介电材料可能代表了有前景的具有铁电行为的材料的候选者。迄今，已知富铪(Hf)材料展现了具有顺电性行为的显着单斜结构且纯二氧化铪(HfO2)已知是顺电性的。然而，关于铪基材料，目前的结果指出该单斜结构在Zr、S1、Y和Al掺杂的氧化铪介电材料中是被抑制的且在因此掺杂的样本中获得铁电性的稳定结晶结构。铁电性的铪基材料的范例是，举例而言，在Mueller等人的“Incipient Ferroelectricity in Al-doped HfO2 Thin Films,，，Adv.Funct.Mater.，22:2412-17 (2012)、Mueller 等人的 “Ferroelectricity in yttrium-dopedhafnium oxide, ” J.App1.Phys., 110:114113 (2011)、Mueller 等人的 “Ferroelectricityin Simple Binary ZrO2 and HfO2, ” Nanoletters, 12:4318-23 (2012)、以及 Boeske 等人的“Phase Transit1ns in Ferroelectric Silicon-doped Hafnium Oxide, ^Appl.Phys.Lett.,99:112904(2011)所讨论者。
[0008]目前，相对于富铪材料的顺电性的一些铪基材料的铁电性被视为源自由在因此掺杂的氧化铪材料中建立的适当结晶状态，其提供由于其单斜结晶结构而在纯氧化铪中不具有的且未观察到的铁电性。
[0009]虽然基于氧化铪的铁电材料可期待显示和现有CMOS制程的较佳兼容性，在实际实施中观察到数个铁电非易失性存储装置的缺点。特别是，掺杂所沉积的铁电氧化铪层，例如在ALD制程的架构中，造成许多关于如何将铁电氧化铪层的掺杂包含到ALD程序中的问题。举例而言，用于包含掺杂物到铁电氧化铪中的必须的复杂配方结构降低了现有制程的生产率。特别是在ALD制程中，额外的前驱体(doping precursor)的需求通常会苦于低的ALD效能。观察到在ALD制程中的掺杂不可能到达足够的程度。对于氧化铪，藉由包含掺杂物到铁电氧化铪中以建立铁电相只有狭窄的工艺窗口，导致制程控制困难，例如具有XPS分析，以及不良的掺杂均匀性。当整个晶圆发生大的装置参数波动时，举例而言，提供用于铁电FET装置的足够存储窗口均匀性是不可能的。
[0010]鉴于上述习知技术的状况，在具有和标准制造技术良好兼容性且没有所制造的半导体装置的劣化效能和降低产出下，亟欲提供具有结合铁电行为的半导体装置。更欲在和标准CMOS制程一致下，且特别是可以不导致复杂配方结构地包含到标准制程中，提供用于形成具有铁电性质的半导体装置的方法。
【发明内容】
[0011]以下呈现了本发明的简化概要以便提供对本发明的一些态样的基本理解。此概要并非本发明的详尽综述。此概要并非意在标识本发明的关键要件，也并非意在描绘本发明的范围。该概要的唯一目的是以简化的形式呈现本发明的一些概念，以作为稍后呈现的更详细描述的前序。
[0012]本揭露提供一种半导体装置和用于形成半导体装置的方法，其中，提供一种具有未掺杂的铁电氧化铪材料层的半导体基板。
[0013]在本揭露的一实施态样中，提供一种半导体装置。在本文的一些例示性实施例中，该半导体装置包含基板、形成在该基板之上的未掺杂的二氧化铪层、以及形成在该二氧化铪层上的氮化钛层，其中，该未掺杂的二氧化铪层至少是部分铁电性的。
[0014]在本揭露的另一实施态样中，提供一种用于形成半导体装置的方法。在本文的一些例示性实施例中，该方法包含在基板之上形成未掺杂的非晶二氧化铪层、在该未掺杂的非晶二氧化铪层上形成氮化钛层、以及实行热退火制程用以在该未掺杂的非晶二氧化铪层中至少部分造成铁电相。
【附图说明】
[0015]藉由参考以下叙述结合附图可以更了解本揭露，其中类似的参考编号意指类似的组件，且其中:
[0016]图1a至Ic示意地例示依据本揭露的一些例示实施例用于形成半导体装置的方法;
[0017]图2示意地例示代表依据本揭露的一例示实施例的氧化铪材料层的铁电行为的图不关系；
[0018]图3a示意地例示依据本揭露的一例示实施例的FeFET装置结构；以及
[0019]图3b示意地例示依据本揭露的一例示实施例的电容器结构。
[0020]虽然本文所揭露的标的容许各种的修改及替代形式，但其特定的实施例已通过附图中的例子来显示，并在本文中详细描述。然而，应该了解的是，本文中特定实施例的描述不是为了要限制本发明所披露的特定形式，相反地，本发明欲涵盖落入本发明的精神与范畴内的所有修改物、相等物、以及替代物，其将如权利要求书所定义。
【具体实施方式】
[0021]下面将说明本发明的各种例示性实施例。为了清楚起见，本说明书中并不记载实际实施方式中的所有特征。当然，应该理解，在研发任何这种实际实施例的过程中，必须考虑许多具体的实施因素来达到研发人员的特定目的，诸如符合系统相关以及商业相关的约束，这些约束在各个实施方式中都是不同的。而且，应该理解，这种研发的努力可能是复杂并且耗时的，虽然如此，本领域技术人员受益于本公开内容也能正常地实现。
[0022]现在参照附图描述本发明主题。附图中示意的各种结构、系统及装置只是出于解释目的并用以避免由本领域技术人员已知的细节模糊本揭露。但是，该些附图被包括来描述并解释本揭露的实施例。这里所用的词语和词组的意思应当解释为与相关领域技术人员对该些词语及词组的理解一致。在本文中的连贯使用的术语或词组并不意图隐含特别的定义，亦即与本领域技术人员所理解的通常惯用意思不同的定义。若术语或词组意图具有特定意义，亦即不同于本领域技术人员所理解的意思，则此类特别定义会以直接明确地提供该术语或词组的特定定义的定义方式明确表示于说明书中。
[0023]本发明关于整合在芯片上的半导体装置以及关于整合在芯片上的半导体装置结构。举例而言，半导体装置可以是金氧半导体装置(MOS装置)、例如MIM/MIS电容器的电容器、电阻器结构等等。当参照MOS装置时，本领域的技术人员将了解到虽然使用「M