半导体器件的形成方法
【技术领域】
[0001]本发明涉及半导体制造领域技术，特别涉及半导体器件的形成方法。
【背景技术】
[0002]随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如器件漏源区的表面电阻和接触电阻相应增加，导致器件的响应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。
[0003]为了降低器件漏源区的接触电阻，引入了金属硅化物的工艺方法，所述金属硅化物具有较低的电阻率，可以显著减小漏源极的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低器件源极和漏极的表面电阻和接触电阻，从而降低电阻电容延迟时间。
[0004]现有的自对准金属硅化物技术中，常采用硅化镍作为金属硅化物。由于利用所述硅化镍形成的金属硅化物具有较小的接触电阻、较小的硅消耗、容易达到较窄的线宽，因此，硅化镍被视为一种较为理想的金属硅化物。
[0005]然而，随着半导体器件特征尺寸的不断减小，采用现有技术金属硅化物技术形成的半导体器件，其接触电阻已难以满足工艺需求，亟需寻求新的金属硅化物的形成方法，以降低半导体器件的接触电阻，提高半导体器件的运行速度。
【发明内容】
[0006]本发明解决的问题是提供一种半导体器件的形成方法，降低半导体器件的接触电阻，优化半导体器件的驱动性能。
[0007]为解决上述问题，本发明提供一种半导体器件的形成方法，包括:提供衬底，所述衬底表面形成有栅极结构；对所述栅极结构两侧的衬底进行掺杂，在所述衬底内形成掺杂区；在所述掺杂区表面形成第一金属层；对所述第一金属层进行第一退火处理，在掺杂区表面形成第一金属接触层；在所述第一金属接触层表面形成第二金属层，所述第二金属层具有调节第一金属接触层与衬底间的肖特基势垒高度的作用；对所述第二金属层进行第二退火处理，使第二金属层中的金属原子扩散至第一金属接触层内，将第一金属接触层转化为第二金属接触层，且第二金属接触层与衬底间的肖特基势垒高度低于第一金属接触层与衬底间的肖特基势垒高度。
[0008]可选的，所述第二金属层的金属原子包括Al、Pt、Pd或稀土金属，其中，稀土金属为Yb或Er。
[0009]可选的，所述第二金属层的金属原子包括Al时，所述第二金属层的材料为Al、TiAl 或 TaAl。
[0010]可选的，所述第二金属接触层的材料为NiAlSi。
[0011]可选的，采用原子层沉积、化学气相沉积或物理气相沉积工艺形成所述第二金属层。
[0012]可选的，所述第二金属层的厚度为5埃至20埃。
[0013]可选的，所述第二退火处理为浸入式退火、尖峰退火、毫秒退火或激光退火。
[0014]可选的，所述浸入式退火的工艺参数为:退火温度为200度至600度，退火时长为5秒至120秒；所述尖峰退火的工艺参数为:退火温度为300度至800度；所述毫秒退火或激光退火的工艺参数为:退火温度为500度至900度，退火时长为0.1毫秒至I秒。
[0015]可选的，在形成第二金属层之前，还包括步骤:对第一金属接触层表面进行预清洗处理，所述预清洗处理的工艺为湿法刻蚀或等离子清洗。
[0016]可选的，所述第一金属层的材料为N1、W、T1、Ta、Pt、Co的单金属或合金。
[0017]可选的，所述第一退火处理为一步退火处理或多步退火处理。
[0018]可选的，所述多步退火处理包括第一步退火处理和第二步退火处理。
[0019]可选的，所述第一步退火处理为浸入式退火，退火温度为250度至350度，退火时长为20秒至90秒；或所述第一步退火处理为毫秒退火，退火温度为650度至950度，退火时长为0.25晕秒至20晕秒。
[0020]可选的，所述第二步退火处理为浸入式退火，退火温度为350度至500度，退火时长为20秒至90秒；或所述第二步退火处理为尖峰退火，退火温度为350度至550度。
[0021]可选的，在形成第一金属层之后进行第一退火处理之前，还包括步骤:在第一金属层表面形成保护层。
[0022]可选的，所述保护层的材料为T1、Ta、TiN或TaN。
[0023]可选的，在形成第一金属接触层之后，去除所述保护层。
[0024]可选的，在形成掺杂区之前，还包括步骤:在栅极结构两侧的衬底内形成凹槽；采用选择性外延工艺形成填充满所述凹槽的应力层。
[0025]可选的，形成的半导体器件为NMOS晶体管、PMOS晶体管或CMOS晶体管。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]本发明在掺杂区表面形成第一金属层；对第一金属层进行第一退火处理后形成第一金属接触层；在第一金属接触层表面形成第二金属层，且第二金属层具有调节第一金属接触层与衬底间的肖特基势垒高度的作用；对第二金属层进行第二退火处理，使得第二金属中的金属原子扩散至第一金属接触层内，并且，由于在退火处理的作用下，金属原子在第二金属接触层内的分布较均匀，均匀分布的金属原子更有利于降低第二金属接触层的有效功函数，使得金属原子调节第二金属接触层与衬底间的肖特基势垒高度的能力得到有效的发挥，肖特基势垒高度的降低有利于降低接触电阻率，从而降低半导体器件的接触电阻，提高半导体器件的运行速度。
[0028]进一步，本发明第二金属层的材料为TiAl，其中，金属原子Al的有效功函数较低，扩散至第一金属接触层内形成第二金属接触层之后，可降低第二金属接触层与衬底间的肖特基势垒高度；并且，第二金属层中的Ti对Al原子的扩散起到一定的抑制作用，防止Al原子扩散过快，适当的扩散速度更有利于Al原子在第二金属接触层内的均匀分布，从而进一步降低第二金属接触层与衬底间的肖特基势垒高度，进而降低半导体器件的接触电阻，优化半导体器件的驱动性能。
[0029]更进一步，形成第一金属接触层的工艺为两步退火处理，第一金属接触层的材料为NiSi，NiSi在硅化镍系列材料中具有电阻率较低且稳定性较高的特性，从而使得第二金属接触层也具有电阻率低、稳定性高的特性，进一步优化半导体器件的电学性能。
【附图说明】
[0030]图1至图3为本发明一实施例提供的半导体器件形成过程的剖面结构示意图；
[0031]图4至图9为本发明另一实施例提供的半导体器件的形成过程的剖面结构示意图。
【具体实施方式】
[0032]由【背景技术】可知，现有技术形成的半导体器件的接触电阻大，半导体器件的运行速度慢。
[0033]半导体器件的接触电阻具有二维尺寸依赖性，随着半导体器件特征尺寸的不断减小，接触电阻在半导体器件总寄生电阻的比例越来越大，严重影响半导体器件的驱动能力，采用常规的金属硅化物工艺以不足以降低半导体器件的接触电阻。
[0034]针对接触电阻的影响因素进行分析发现，接触电阻由接触电阻率和接触面积所决定，具体的，接触电阻与接触电阻率成正比例关系、与接触面积成反比例关系。随着半导体器件的等比例缩小，接触面积以器件尺寸缩小的速度平方的速度加速缩小，因此，难以通过增加接触面积的方法来减小接触电阻，而减小接触电阻率是较易实现的，从而通过减小接触电阻率以减小半导体器件的接触电阻。
[0035]半导体器件的接触电阻为金属-半导体之间的接触电阻，从金属-半导体接触理论角度分析，半导体与金属相接触的界面处的半导体能带发生弯曲，形成一个高势能区，这就是肖特基势鱼(SB:Schottky Barrier),半导体衬底内的电子必须具有高于这一势鱼的能量才能越过势垒流入金属。接触电阻率与金属-半导体接触的肖特基势垒高度(SBH:Schottky Barrier Height)、以及半导体的掺杂浓度紧密相关，具体的，接触电阻率与肖特基势垒高度成正比例关系、与掺杂浓度成反比例关系。
[0036]采用常规的金属-半导体接触体系，金属的材料为NiSi，半导体材料为Si，金属与半导体的肖特基势垒高度约为0.6ev至0.75ev,肖特基势垒高度为定值，若需要减小接触电阻率则需要提高源漏区的掺杂浓度，而在源漏区的掺杂浓度受到掺杂离子在衬