一种减小氧化铪栅介质漏电流的方法
【技术领域】
[0001]本发明涉及氧化铪(HfO2),尤其是涉及一种减小氧化铪栅介质漏电流的方法。
【背景技术】
[0002]随着半导体技术的发展，晶体管的特征尺寸不断等比例缩小，为了避免短沟道效应，栅氧化层的厚度也需近似成比例地减薄，32nm技术节点时传统的S12栅介质需减薄到Inm之下[1-2]，这将使得电子以直接隧穿的方式通过栅介质层而导致栅漏电流的增大。与S12相比，高K介质材料因其具有较大的介电常数，使其在相同的等效氧化层厚度(EOT)的条件具有更大的物理厚度，从而抑制电子的直接隧穿，减小栅漏电流。其中，氧化铪(HfO2)因具有较大的介电常数(?25)、相对较大的带隙(?5.8eV)、相对较好的热稳定性等特点而成为最有前景的S12栅介质替代材料[2-5]。然而，HfO2材料本身具有较高的氧空位，氧空位可在带隙中引入施主能级[I，6]而成为电荷陷阱和漏电通道，增大栅漏电流，降低了HfO2的性能。
[0003]目前，解决HfO2中氧空位密度较高的问题主要采用的方法是对HfO2进行02或NH3环境下退火[7]，其中，O2退火可以对HfO2进行再氧化以降低氧空位密度，NH3退火可以在HfO2材料中掺入N原子从而耦合氧空位消除氧空位在禁带中引入的陷阱能级。然而，HfO2材料结晶温度低(?4000C )，退火容易使非晶态的HfO2变为多晶态，多晶晶界存在缺陷，将成为漏电的通道，从而增大器件的栅漏电流，降低器件的性能。
[0004]参考文献:
[0005][I]翁妍，汪辉.高K材料用作纳米级MOS晶体管栅介质薄层(上)[J].半导体技术，2008(1):1-5.
[0006][2]Renault O,Samour D,Damlencourt J F，et al.Hf02/Si02 interfacechemistry studied by synchrotron radiat1n X-ray photoelectron spectroscopy[J].Applied Physics Letters,2002,81:3627-3629.
[0007][3]Zhu ff JjMa T PjTamagawa T，et al.Current transport in metal/hafniumoxide/silicon structure[J].Electron Device Letters，IEEE，2002，23(2):97-99.
[0008][4]Ikeda HjGoto TjSakashita M，et al.Local leakage current of Hf02thinfilms characterized by conducting atomic force microscopy[J].Japanese Journalof Applied Physics,2003,42(4S):1949.
[0009][5]Gusev E P，D，Emic C P.Charge detrapping in Hf02 high-Kgatedielectric stacks[J].Applied physics letters,2003,83(25):5223-5225.
[0010][6]Broqvist P，Pasquarel1 A.0xygen vacancy in monoclinic Hf02: Aconsistent interpretat1n of trap assisted conduct1n,direct electroninject1n,and optical absorpt1n experiments[J].Applied physics letters，2006，89(26):262904.
[0011][7]Akbar M SjGopalan SjCho H J，et al.High-performance TaN/HfS1N/Simetal-oxide-semiconductor structures prepared by NH3 post-deposit1n anneal[J].Applied physics letters,2003,82(11):1757-1759.
【发明内容】
[0012]本发明的目的在于针对目前晶体管常用栅介质材料HfO2中氧空位密度较高、漏电较大的问题，提供一种既能降低热预算又可降低栅漏电流，即在沉积的HfO2材料上采用氧等离子体对其进行再氧化处理，从而达到减小氧空位密度，降低栅漏电流作用的一种减小氧化铪栅介质漏电流的方法。
[0013]本发明包括以下步骤:
[0014]I)首先对P-Si(100)衬底进行RCA标准清洗，去除有机污染物、氧化物和金属杂质等物质；
[0015]2)将p-Si (100)衬底放入电子束真空镀膜系统(e-Beam)中，沉积一层HfO2薄膜，得到Hf02/Si结构；
[0016]3)将步骤2)得到的样品放入感应耦合等离子体刻蚀机中，采用氧等离子体对其进行处理；
[0017]4)将步骤3)处理后的样品正面固定在掩膜板上，放入磁控溅射机中沉积金属作为上电极，在样品Si衬底的背面溅射金属作为背电极，即得MOS结构器件。
[0018]在步骤2)中，所述沉积可采用电子束蒸发沉积;所述HfO2薄膜的厚度可为20nm;
[0019]在步骤3)中，所述处理的条件可为:设置氧气流量40sCCm，功率130W，在反应离子刻蚀(RIE)模式下，对样品进行氧等离子体处理，处理时间为lOmin。
[°02°] 在步骤4)中，所述沉积金属可沉积一层50nm的TaN和300nm Al作为上电极。
[0021]当氧气流量为40SCCm、功率为130W时，在反应离子刻蚀(RIE)模式下，对样品进行氧等离子体处理1min后，MOS器件在-1V时的反向漏电流密度低至3.15 X 10—7A/cm2，器件的电容最大值约为8.65\10—1(^，!1?)2的1^值可达16。
[0022]本发明在Hf02栅介质上采用氧等离子体(02 plasma)处理对其进行再氧化，从而达到填补HfO2介质中氧空位，抑制栅漏电流的作用。
[0023]本发明的技术方案是首先在清洗后的Si衬底上采用电子束真空镀膜系统(e-Beam)沉积一层HfO2,接着将其放入感应耦合等离子体刻蚀机中，在反应离子刻蚀(RIE)模式下，采用氧等离子体对其进行再氧化处理lOmin。
[0024]本发明采用氧等离子体处理的方法对HfO2进行再氧化处理，可填补HfO2介质中氧空位，消除氧空位在禁带中引入的陷阱能级，从而有效地减小了栅漏电流，且避免了常规的O2或NH3环境下退火所导致的HfO2介质层晶化而产生的晶界漏电问题，降低了器件工艺的热预算。本发明是一种简易、低成本、与半导体工艺兼容的降低HfO2栅漏电流的新方法。
【附图说明】
[0025]图1为本发明减小HfO2栅介质漏电流的流程示意图。
[0026]图2为氧等离子体处理前后HfO2栅-MOS结构的电流-电压(1-V)曲线图。
[0027]图3为氧等离子体处理前后HfO2栅-MOS结构的电容-电压(C-V)曲线图。
【具体实施方式】
[0028]以下实施例将结合附图对本发明作进一步的说明。
[0029]实施例1:图1给出本发明减小HfO2栅介质漏电流的流程示意图。其中，I为Si衬底，2为沉积的Hf O2栅介质层，3为经过氧等离子体处理的Hf O2栅介质层，4为TaN层，5为金属Al层。首先对Si衬底进行清洗:先将Si片放入ΙΠ号液他02:!^04=1:4)中加热101^11，去除有机污染物，用去离子水冲洗后放入氢氟酸溶液中(HF: H2O = I: 20)漂洗4min，去除表面S12层；用去离子水冲洗后放入I号液(H2O2:NH3: H2O= I: 1:4)中加热1min，再用去离子水冲洗，接着放入氢氟酸溶液中再漂洗4min，并再次用去离子水冲洗，最后放入Π号液(H2O2: HCl:H2O=1: 1:4)中加热1min，用去离子水冲洗后放入氢氟酸溶液中漂洗4min，经过去离子水冲洗，最后用N2吹干(见图1(a))。
[0030]将清洗后的Si片迅速放入高精度电子束真空镀膜系统(e-Beam)中，用电子束蒸发沉积一层约为20nm的HfO2薄膜(见图1(b));接着，将样品放入感应耦合等离子体刻蚀机中，设置氧气流量40sCCm，功率130W，在反应离子刻蚀(RIE)模式下，对样品进行氧等离子体处理(见图1(c))，处理时间为1min;
[0031 ]最后，将处理过的样品固定在掩膜板上，用磁控派射机沉积一层50nm的TaN和300nmAl作为上电极，在Si衬底背面溅射金属Al作为背电极，得到MOS器件结构(见图1(d))。对样品进行1-V和C-V电学特性的测试，测试结果分别如图2、3所示。
[0032]实施例2:与实施例1类似，其区别在于HfO2栅介质层未进行氧等离子体处理，该原生(as-deposited)样品1-V和C-V电学特性分别如图2、3所示。
【主权项】
1.一种减小氧化铪栅介质漏电流的方法，其特征在于包括以下步骤: 1)首先对P-Si(10)衬底进行RCA标准清洗，去除有机污染物、氧化物和金属杂质等物质； 2)将p-Si(100)衬底放入电子束真空镀膜系统(e-Beam)中，沉积一层HfO2薄膜，得到Hf02/Si 结构; 3)将步骤2)得到的样品放入感应耦合等离子体刻蚀机中，采用氧等离子体对其进行处理； 4)将步骤3)处理后的样品正面固定在掩膜板上，放入磁控溅射机中沉积金属作为上电极，在样品Si衬底的背面溅射金属作为背电极，即得MOS结构器件。2.如权利要求1所述一种减小氧化铪栅介质漏电流的方法，其特征在于在步骤2)中，所述沉积采用电子束蒸发沉积。3.如权利要求1所述一种减小氧化铪栅介质漏电流的方法，其特征在于在步骤2)中，所述HfO2薄膜的厚度为20nm。4.如权利要求1所述一种减小氧化铪栅介质漏电流的方法，其特征在于在步骤3)中，所述处理的条件为:设置氧气流量40sccm，功率130W，在反应尚子刻蚀模式下，对样品进行氧等离子体处理，处理时间为lOmin。5.如权利要求1所述一种减小氧化铪栅介质漏电流的方法，其特征在于在步骤4)中，所述沉积金属是沉积一层50nm的TaN和300nm Al作为上电极。
【专利摘要】一种减小氧化铪栅介质漏电流的方法，涉及氧化铪。1)首先对p-Si(100)衬底进行RCA标准清洗，去除有机污染物、氧化物和金属杂质等物质；2)将p-Si(100)衬底放入电子束真空镀膜系统中，沉积一层HfO2薄膜，得到HfO2/Si结构；3)将步骤2)得到的样品放入感应耦合等离子体刻蚀机中，采用氧等离子体对其进行处理；4)将步骤3)处理后的样品正面固定在掩膜板上，放入磁控溅射机中沉积金属作为上电极，在样品Si衬底的背面溅射金属作为背电极，即得MOS结构器件。既能降低热预算又可降低栅漏电流，即在沉积的HfO2材料上采用氧等离子体对其进行再氧化处理，从而达到减小氧空位密度，降低栅漏电流作用。
【IPC分类】H01L21/02, H01L21/28
【公开号】CN105679661
【申请号】CN201610010259
【发明人】陈松岩, 许怡红, 李成, 黄巍
【申请人】厦门大学
【公开日】2016年6月15日
【申请日】2016年1月7日