率使第一钝化膜171〈第二钝化 膜172〈第三钝化膜173,也就是越接近第一钝化层150的钝化膜具有较慢的蚀刻速率。如 此一来，可显著控制第二倾角0 2的大小。一实施例中，第一倾角0 1与第二倾角0 2的差 异小于30度，然而在其他实施例差异可小于3度。在另一实施例中，第二倾角介于10-80 度，或介于45-60度之间。通过调整在通孔侧边191的第一钝化层150、第二钝化层170的 角度相近，可防止第二电极层180在镀膜时断开，保持薄膜晶体管基板的品质。
[0051] 此外在本例中，由于第二钝化层170在有机层160之后形成，不能采用太高温 (>250°C)的成膜温度，以免对有机层160造成破坏（通常采200-220°C的低温成膜）。故第 二钝化层170的蚀刻速率会大于第一钝化层150 (至少2倍），使第一钝化层150在通孔侧 边191的第一边缘151与第二钝化层170在通孔侧边191的第二边缘174不一定会对齐， 第二边缘174较第一边缘151远离该通孔190,而形成阶梯状，第一边缘15与第二边缘174 的边缘形成距离d(图2B)。一实施例中，距离d的范围介于500-2000埃(A)。
[0052] 请参照图3,其绘示依据本发明另一实施例的薄膜晶体管基板12。薄膜晶体管基 板12采用蚀刻停止层（etchingstoplayer,ESL)架构，与图2A的薄膜晶体管基板11的 差异之处在于，第一电极层140与半导体层130之间设置了蚀刻停止层135。其余元件与图 2A的薄膜晶体管基板11相似，此处不再赘述。
[0053] 以下图4A至4D说明图2A及图3中通孔190的制造方法。为方便说明，附图仅列 出通孔190的邻近元件，而不绘示整个薄膜晶体管基板。
[0054] 首先，如图4A所不，依序在第一电极层140上沉积第一钝化层150及有机层160。 第一钝化层150的材料为氮化娃或氧化娃，有机层的材料例如是压克力。
[0055] 接着，如图4B所示，以一光掩模（未绘示）进行光刻蚀刻制作工艺，在有机层160 上形成开口 161，并暴露第一钝化层150。
[0056] 再来，如图4C所示，形成第二钝化层170覆盖第一钝化层150及有机层160。第二 钝化层170的材料为氮化硅。在此步骤中，形成多层于相同蚀刻条件下具有不同蚀刻速率 的钝化膜，以组成第二钝化层170,其中越下方的钝化膜蚀刻速率越慢，第一钝化膜171〈第 二钝化膜172〈第三钝化膜173。一实施例中，第一钝化膜171的蚀刻速率约为150A/S，第 二钝化膜172的蚀刻速率约为168A/S,第三钝化膜173的蚀刻速率约为190A/S。蚀刻速 率可通过调整压力以及通入气体的比率改变。举例来说，压力越高，形成的钝化膜的蚀刻速 率越快；而通入气体中（NH3/SiH4)的比率越大（表NH3越多），形成的钝化膜的蚀刻速率越 慢。本实施例中是以3层钝化膜171、172、173组成的第二钝化层170为例，然在其他实施 例中，第二钝化层170亦可为2层或更多层的结构。
[0057]然后，如图4D所示，以一光掩模（可与图4B所用的光掩模相同或不同）对第二钝 化层170及第一钝化层150进行光刻蚀刻制作工艺，形成通孔190以暴露第一电极层140。 由于在第二钝化层中接近第一钝化层150 (下方）的钝化膜的蚀刻速率较慢，而远离第一钝 化层150 (上方）的蚀刻速率较快，由此可使通孔侧壁的第二钝化层170不为垂直，而具有 小于80度的第二倾角0 2,也可使第一倾角0 1与第二倾角0 2的角度差相近。最后于通 孔内镀上第二电极层（未绘示），则完成图2A及图3的通孔190。
[0058]上述实施例的显示面板，通过调整薄膜晶体管基板内的钝化层的蚀刻速率，可使 通孔侧壁的钝化层较为平缓，具有较小的角度差。于通孔中镀上像素电极时，便不容易形成 断线，维持低阻抗，提升面板品质。详细而言，第一倾角9 1与第二倾角9 2的差异小于30 度，像素电极于漏极接触的接触阻抗为2286. 1欧姆（Q)，相比较于现有第一倾角0 1与第 二倾角9 2的差异大于30度其接触阻抗为71930. 6欧姆（Q)，有大幅降低阻抗的效果。
[0059]综上所述，虽结合以上实施例公开了本发明，然而其并非用以限定本发明。本发明 所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，应可作各种的更动与 润饰。因此，本发明的保护范围应以附上的权利要求所界定的为准。
【主权项】
1. 一种显不面板，包括： 薄膜晶体管基板，包括： 底板； 栅极层，位于该底板之上； 栅极介电层，位于该栅极层之上； 半导体层，位于该栅极介电层之上； 第一电极层，位于该半导体层之上； 第一钝化层，位于该第一电极层之上； 第二钝化层，位于该第一钝化层之上，该第二钝化层具有一通孔，该通孔贯穿该第一钝 化层，以暴露部分的该第一电极层；及 第二电极层，位于该第二钝化层之上，并通过该通孔与该第一电极层电连接， 其中，该第一钝化层在该通孔侧边具有一第一倾角，该第二钝化层在该通孔侧边具有 一第二倾角，该第一倾角与该第二倾角的角度差小于30度； 对向基板，与该薄膜晶体管基板相对设置；以及 显示层，位于该薄膜晶体管基板及该对向基板之间。
2. 如权利要求1所述的显示面板，其中该薄膜晶体管基板还具有一有机层，位于该第 一钝化层与该第二钝化层之间。
3. 如权利要求1所述的显示面板，其中在该通孔侧边，该第二钝化层直接覆盖在该第 一钝化层之上。
4. 如权利要求1所述的显示面板，其中该第二钝化层由一第一钝化膜及一第二钝化膜 组成，且该第一钝化膜位于该第一钝化层及该第二钝化膜之间。
5. 如权利要求4所述的显示面板，其中于相同蚀刻条件下该第一钝化膜的蚀刻速率小 于该第二钝化膜的蚀刻速率。
6. 如权利要求1所述的显示面板，其中该半导体层的材料为氧化铟镓锌（IGZO)。
7. 如权利要求1所述的显示面板，其中该第一钝化层的材料为氧化硅，而该第二钝化 层的材料为氮化娃。
8. 如权利要求3所述的显示面板，其中该第一钝化层在该通孔侧边具有一第一边缘， 该第二钝化层在该通孔侧边具有一第二边缘，该第二边缘较该第一边缘远离该通孔。
9. 如权利要求8所述的显示面板，其中该第一边缘与该第二边缘的距离介于500-2000 埃(A)。
10. 如权利要求1所述的显示面板，其中该第一倾角与该第二倾角的角度差介于3-10 度。
11. 一种显不面板，包括： 薄膜晶体管基板，包括： 底板； 栅极层，位于该底板之上； 栅极介电层，位于该栅极层之上； 半导体层，位于该栅极介电层之上； 第一电极层，位于该半导体层之上； 第一钝化层，位于该第一电极层之上； 第二钝化层，位于该第一钝化层之上，该第二钝化层具有一通孔，该通孔贯穿该第一钝 化层，以暴露部分之该第一电极层；及 第二电极层，位于该第二钝化层之上，并通过该通孔与该第一电极层电连接， 其中，该第二钝化层为多层钝化膜组成的多层结构，且该第二钝化层在该通孔侧边具 有介于10-80度的一第二倾角； 对向基板，与该薄膜晶体管基板相对设置；以及 显示层，位于该薄膜晶体管基板及该对向基板之间。
12. 如权利要求11所述的显示面板，其中该薄膜晶体管基板还具有一有机层，位于该 第一钝化层与该第二钝化层之间。
13. 如权利要求11所述的显示面板，其中在该通孔侧边，该第二钝化层直接覆盖在该 第一钝化层之上。
14. 如权利要求11所述的显示面板，其中该第二钝化层由一第一钝化膜及一第二钝化 膜组成，且该第一钝化膜位于该第一钝化层及该第二钝化膜之间。
15. 如权利要求14所述的显示面板，其中于相同蚀刻条件下该第一钝化膜的蚀刻速率 小于该第二钝化膜的蚀刻速率。
16. 如权利要求11所述的显示面板，其中该半导体层的材料为氧化铟镓锌（IGZO)。
17. 如权利要求11所述的显示面板，其中该第一钝化层的材料为氧化硅，而该第二钝 化层的材料为氮化娃。
18. 如权利要求13所述的显示面板，其中该第一钝化层在该通孔侧边具有一第一边 缘，该第二钝化层在该通孔侧边具有一第二边缘，该第二边缘较该第一边缘远离该通孔。
19. 如权利要求18所述的显示面板，其中该第一边缘与该第二边缘之距离介于 500-2000 埃(A)。
20. 如权利要求11所述的显示面板，其中该第二倾角的角度介于45-60度。
【专利摘要】本发明公开一种显示面板，其薄膜晶体管基板包括底板、栅极层、栅极介电层、半导体层、第一电极层、第一钝化层、第二钝化层、通孔及第二电极层。栅极层位于基板上。栅极介电层位于栅极层上。半导体层位于栅极介电层上。第一电极层位于半导体层上。第一钝化层位于第一电极层上。第二钝化层位于第一钝化层上。通孔贯穿第一钝化层及第二钝化层，以暴露部分的第一电极层。第二电极层通过通孔与第一电极层电连接。其中，第一钝化层在通孔侧边具有第一倾角，第二钝化层在通孔侧边具有第二倾角，第一倾角与第二倾角的角度差小于30度。
【IPC分类】G02F1-136, H01L27-32
【公开号】CN104835827
【申请号】CN201410048562
【发明人】李冠锋, 林明昌, 颜子旻
【申请人】群创光电股份有限公司
【公开日】2015年8月12日
【申请日】2014年2月11日