晶体管、触点和互连层，其经连接以形式集成电路。在步骤1020中，在第一有源层上形成金属接合垫。此垫可电连接到步骤1015中所形成的集成电路的输入、输出、电力、接地或一些其它节点。物理上，此垫可连接到作为步骤1015的一部分而形成的金属互连层。
[0028]在步骤1025中，提供第二衬底，其具有第一表面和第二表面，且还具有形成于其第一表面上的第二有源层。举例来说，第二衬底可为第二硅晶片，其具有使用CMOS工艺形成于其第一表面上的有源层，类似于步骤1015。在步骤1030中，在第二有源层上形成金属接合垫。在一个实施方案中，此金属接合垫类似于在步骤1020中形成于第一有源层上的接合垫。在步骤1035中，可使所述衬底中的任一个或两个薄化。可例如通过磨削将材料从任一衬底的第二表面移除。在步骤1040中，将第一衬底的第二表面接合到第二衬底的第二表面。可使用导致永久接合的任何晶片接合方法；例如直接硅或融合接合、永久粘合剂接合、金属互扩散或共融接合。注意，在一些实施方案中，此步骤将包括对准步骤，使得每一个衬底上的划线彼此粗略地对准。在一些实施方案中，绝缘层(例如，二氧化硅)可生长或沉积在第一衬底的第二表面或第二衬底的第二表面或两者上。
[0029]仍参看图1，在步骤1045中，在第一有源层上的第一金属接合垫上形成焊料凸块。此步骤可包括例如在形成焊料凸块之前，测试每一个衬底上的芯片。在步骤1050中，任选地将接合的衬底组合件单一化为个别芯片。单一化步骤可包括例如用锯子切成小块。在步骤1055中，将焊料凸块附接到印刷电路板上的第三金属垫。此步骤可例如通过完成焊接步骤来实现；也就是说，通过使焊料凸块熔化，使得其粘合到印刷电路板上的第三金属垫的材料来实现。在步骤1060中，将第二有源层上的第二金属接合垫引线接合到印刷电路板上的第四金属垫。所得的结构具有两个堆叠集成电路，两者均独立地电连接到印刷电路板。
[0030]图2a到图2f示出根据图1的方法来制造的示例性堆叠集成电路。在图2a中，提供第一衬底100，其具有第一表面101和第二表面102。此衬底可例如为硅晶片，其厚度例如为500微米到900微米。可替代地，此衬底可包括不同半导体，例如锗、砷化镓或氮化镓，或其可包括绝缘体，例如蓝宝石或石英。在图2b中，第一有源层103形成于第一衬底100上。此有源层可包括例如晶体管(包括例如，栅极、源极、漏极和主体区)、隔离区域、触点和互连层，从而形成完整的集成电路。此有源层可用若干集成电路制造序列中的任何序列来形成；例如CMOS工艺，或具有双极晶体管的CMOS工艺(BiCMOS)，或除MOS晶体管之外还形成高功率装置或光电子装置的工艺。有源层103可包括通过划线108分离的多个集成电路。这些划线的宽度可例如为40微米或80微米。图2b还示出形成于第一有源层中的金属接合垫104。这些金属垫可由与焊料凸块或引线接合相容的任何金属制成；例如铜或铝。金属接合垫104的形成也可包括钝化层的形成，例如氮化硅或氮氧化硅，以防止电路与其环境发生反应。金属接合垫104的形成因此将包括形成用来接近接合垫104的垫开口。
[0031]图2c示出第二衬底200，其可类似于第一衬底100，具有第一表面201和第二表面202。第二衬底可为例如厚度类似于第一衬底(即，500到900微米)的硅晶片，或不同半导体(例如锗)；或绝缘体(例如蓝宝石)的晶片。此第二衬底具有形成于其第一表面201上的有源层203 ;此有源层可例如使用与用来形成第一有源层101的工艺类似的工艺形成，或可使用形成不同电路元件的不同工艺。有源层203也可包括通过划线208分开的多个集成电路。这些划线示出形成于可具有与第一有源层103上的划线108相同的宽度。图2c中还第二有源层203中的第二组金属接合垫204。这些金属垫204可由与第一金属接合垫104类似的金属形成，或可由不同金属形成。类似地，金属接合垫204的形成可包括钝化层的形成。在图2c中，第一衬底100的第二表面102和第二衬底200的第二表面202接合在一起，从而形成经接合集成电路组合件240。
[0032]在此接合步骤之前，可使衬底100和200中的任一个或两个例如薄化到150微米，或100微米或80微米，或50微米，或30微米，或10微米的最终厚度。如果一个衬底未薄化到结构不稳定性的点(例如，衬底大于硅晶片的约100微米)，那么其它衬底可充分薄化；例如薄化到30微米或10微米。在任何情况下，薄化步骤可包括例如首先将衬底的第一表面101或201附接到粘性背磨带，或附接到涂覆有粘合剂的刚性把手晶片。衬底的第二表面102或202接着可经历机械或化学机械磨削步骤，或纯化学抛光步骤，或这些步骤的任何组合。
[0033]在将表面102和202放在一起进行接合之前，可使用例如红外线成像来使衬底100和200彼此对准。此对准的目的可为使划线108和208 —个对准在另一个之上。因此，此对准步骤所需的精度取决于例如划线108和208的宽度；例如对准精度可为划线宽度的四分之一，或10微米，或20微米。与例如必须通过接合来完成穿硅通路连接的对准晶片所需的精度相比，此精度是较不严格的精度。此对准可需要小于I微米的精度。因此，与形成其它集成电路组合件所需的接合设备和工艺相比，本发明的实施方案可使用较便宜的接合设备和工艺。
[0034]并且在接合之前，可将电介质层沉积在表面102或202或两者上。这可包括例如二氧化硅或氮化硅层。此层可例如通过等离子体增强的化学气相沉积(PECVD)来形成。表面102和202中的任一个或两个上的电介质层可使形成于衬底100和200上的电路更好地彼此隔离。
[0035]接着将两个衬底100和200的第二表面102和202接合在一起。可使用用于接合的若干方法中的任一种，包括但不限于:硅直接或融合接合、永久粘合剂接合(例如，使用苯并环丁烯或聚酰亚胺)，或使用金属互扩散或共融层的接合，例如铜、锡或金。这些接合技术可在大气下，或在真空中，在例如低于450摄氏度(V )，或低于350°C，或低于250°C的温度，或在室温下发生。一些接合技术，例如金属互扩散接合，需要相对较高的接合压力(例如，60千牛顿)；其它(例如)粘合剂接合或融合接合)需要较轻的接合压力(例如，小于5牛顿)。一些接合方法，例如直接或融合接合，可需要表面激活步骤，其可使每一表面变为亲水性的，从而允许形成范德瓦耳斯键。此激活步骤可包括等离子体处理、湿式化学处理，或这些处理的组合。可需要例如400°C下的退火步骤来将范德瓦耳斯键转换成共价键。注意，一些接合技术(例如，粘合剂或金属互扩散接合)需要使用中间层(例如，粘合剂或金属)，其保留在组合件中(图2c中未示出)。在接合之后，使任一或两个衬底100和200薄化时所使用的任何粘性带或刚性把手通常被移除。这可例如使用机械、热或化学手段或其任何组合来实现。
[0036]转向图2d，将焊料凸块205施加到连接到有源层203的金属垫204。焊料凸块可由例如铅、锡、铜、铋、银、镓、铟或其一些组合组成。焊料凸块的直径可为500微米，或直径为100微米，或直径为50微米，或直径为25微米，且焊料凸块可放置在I毫米节距，或200微米节距，或100微米节距，或50微米节距上。可通过若干工艺中的任一种，例如通过电镀、丝网印刷、蒸发或从玻璃模具转移来施加焊料凸块。在附接焊料凸块之前，金属垫204可具有沉积在其上的额外金属层，例如钛、锡、鹤、铜，或其一些组合。在施加焊料凸块205之前，可对形成于有源层10