常生长在对其材料族(组)固有的衬底上(例如，II1-V族衬底，与硅衬底相反)。然而，II1-V型晶片比硅晶片显著地更昂贵，并且通常不能获得与硅晶片同样大小(例如，300-450mm)的II1-V型晶片。
[0020]为了克服这些问题，本发明利用硅衬底20与II1-V外延层26之间的缓冲层22，以适应晶格常数差异。在图1B所示的实施例中，硅衬底20被制造为具有与图1A所示的第一晶片10的直径相等的直径(例如，300-450mm)的晶片。缓冲层22沉积在硅衬底20上，并且可包括锗(Ge)、硅锗(SiGe)、钛酸锶(SrTO3)、二氧化硅(S12)以及这些材料中的一种或多种的组合。应当理解，该列表不是排他性的，而是可以使用其它这样的材料来桥接硅衬底20和II1-V外延层26的晶格常数差异。此外，用于缓冲层22的材料的选择依赖于用于II1-V外延层26的材料的选择，以便减小硅衬底20与II1-V外延层26之间的应变。
[0021]在图1B所示的实施例中，在硅衬底20上沉积缓冲层22之后，在缓冲层22上生长/沉积II1-V外延层26。外延层26可由经由分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、金属有机气相外延(MOVPE)、氢化物气相外延(HVPE)和/或其它公知的晶体生长工艺中的一种或多种而生长/沉积的层的堆叠构成。在一个实施例中，II1-V外延层26包括与较宽带隙的半导体相结合而生长的具有量子点的异质结构。例如，由砷化铟(InAs)构成的量子点可被砷化铝镓(AlxGayAs)层包覆或包围。在其它实施例中，可以利用其它的结构和材料来形成 II1-V 外延层 26，诸如题目为“Quantum Dot Based Optoelectronic Deviceand Method of Making Same (基于光电器件的量子点及其制作方法)”、Ya-HongXie所拥有的美国专利号7，732，237中所公开的那些，结合于此作为参考。在其它实施例中，可以利用其它的量子结构作为II1-V外延层26的一部分，包括量子点、量子阱、量子线、量子划线(quantum dash)。
[0022]在制造过程的该阶段，已经制造并且部分或全部地处理第一晶片10(图1A中所示)。已经制造第二晶片12 (图1B中所示)，以包括位于硅衬底20上的II1-V外延层26，但外延层26尚未处理。因为第一晶片10和第二晶片12都利用硅衬底，所以它们都可以以用于制造硅晶片(例如，300mm-450mm直径的晶片)的通常可得到的尺寸制造。由于每个晶片都是相同的尺寸，所以相应的晶片可以相互键合，如图1C所示。另外，由于II1-V外延层26是未处理的(即，至今没有在II1-V外延层26内形成器件)，所以相应晶片之间的对准可以相对粗糙。然而，在键合之前，必须适当地制备待键合在一起的相应表面(第一晶片10上的图案化硅层18和第二晶片12上的II1-V外延层26)。例如，每个表面应该是足够平滑的/抛光的，以允许形成良好的键合。例如，在键合两个晶片之前，可以在一个或两个表面上利用化学-机械抛光(CMP)步骤。
[0023]在图1C所示的实施例中，倒转第二晶片12，使得II1-V外延层26定位成面向图案化硅层18。利用一个或多个键合工艺将相应晶片键合在一起，诸如亲水的、疏水的、等离子体辅助的焊剂/金属、和/或聚合物(例如，苯并环丁烯(BCB))键合。然而，本发明的有利之处之一在于，第一晶片10和第二晶片12都是基于硅衬底，因此它们享有相同的膨胀系数。结果是，键合工艺可利用高温退火处理，以在相应的晶片之间形成期望的机械键合。另夕卜，由于II1-V外延层26尚未被处理，所以II1-V外延层26与图案化硅层18之间的对准不需要在相应晶片之间进行专门或精确的对准。相反地，仅仅II1-V外延层26的后续处理必须是精确的。因为II1-V外延层26直接键合至图案化硅层18，所以随后形成在II1-V外延层26中的有源光电器件与形成在图案化硅层18中的无源光电器件之间的光耦合是直接的，也就是说，不需要光穿过中间层来进行相应光学器件之间的耦合。
[0024]如下文参照图2A-2B更详细地描述的，一些实施例可能需要图案化硅层18与随后形成在II1-V外延层26中的光电器件之间的导电性。因为第一晶片10和第二晶片12都利用硅衬底，这导致相应晶片之间的膨胀系数相近似，可以利用高温键合和退火工艺来提供相应晶片之间的导电性。通常，已键合晶片之间的这种类型的导电性需要在焊接之前与待对准的每个晶片或各个器件相关联的金属接触焊盘，或者以其它方式在相应的接触焊盘之间形成电接触。
[0025]在如图1C所示的相应晶片的键合之后，在图1D所示的制造步骤中，与第二晶片10相关联的硅衬底20被改造以供随后使用。在图1D所示的实施例中，在缓冲层22与II1-V外延层26之间设置释放层24，并选择性地蚀刻掉该释放层，如图1D所示，以将缓冲层22和硅衬底20与II1-V外延层26分离。例如，在一个实施例中，释放层24由砷化铝(AlAs)构成，并且可以通过氢氟酸(HF)选择性地蚀刻，而不损坏或另外地去除II1-V外延层26。在另一个实施例(未示出)中，不是试图改造硅生长衬底20，而是生长衬底20和缓冲层22都被蚀刻和/或机械磨平，然后可以选择性地刻蚀剩余的?1s微米的Si。在该制造步骤结束时，II1-V外延层26被暴露以允许对II1-V外延层的随后处理。
[0026]在图1E所示的制造步骤，对II1-V外延层26进行处理，以形成所需的有源光电器件，诸如激光器、光探测器、发光二极管等。在图1E所示的实施例中，完成后的光子集成电路包括硅衬底14、埋入氧化物层(BOX) 16、图案化硅层18、图案化II1-V外延层26，在本实施方式中，图案化II1-V外延层包括II1-V型半导体间隔层30、II1-V型半导体量子结构层32、触点34、体半导体层(本体半导体层，bulk semiconductor layer) 36、绝缘材料38和触点40。
[0027]此外，图案化硅层18与II1-V型外延层26的键合导致在图案化硅层内形成多个间隙42，在该实施例中，所述间隙用作波导，用于在II1-V型外延层26内由有源区产生的光。间隙42可以是空气间隙(如图1E所示)，或者可以利用一种或多种材料来形成所需的波导，诸如氧化硅、氮氧化硅、氮化硅等。此外，间隙42的形状可以是线性的(沿进入页面的方向)或者是其它形状的形式，诸如弯曲、环形和/或盘形，这取决于特定波导的功能。
[0028]在图1E所示的实施例中，II1-V间隔层30、II1-V量子结构层32、触点34和40、以及体半导体层36的组合形成一个光学有源区，该光学有源区可以结合到以下器件中，诸如发光二极管、激光二极管、光探测器、调制器、相位调谐元件、干涉测量器件、波长多路复用器、偏振分光器、耦合器和/或饱和吸收器。在一些实施例中，II1-V外延层26内发现的有源光电器件光耦合到形成在与第一晶片10相关联的图案化硅层18中的无源光学器件(例如，波导)。然而，尽管在其它实施例中光耦合是可能的，但在图案化硅层18与形成在II1-V外延层26中的器件之间不需要耦合。在其它实施例中，诸如图2A-2B中所示的，第一晶片和第二晶片的键合包括图案化硅层18 (或形成于其上的金属触点)与形成在II1-V外延层26中的有源光电器件)的电耦合。
[0029]图1A-1E中所示的实施例的有利之处包括能够利用具有硅衬底的晶片，而不是更昂贵的II1-V型衬底。由于两个晶片利用相同的衬底材料，且因此享有相同的热膨胀系数，所以可以利用高温键合/退火工艺将晶片键合在一起。最后，直到将晶片键合之后，才处理II1-V外延层26。结果是，晶片的键合不需要晶片的精确对准，将处理后的器件键合到晶片时需要精确对准。
[0030]图2A-2B是横截面图，另外详细地示出了根据本发明实施例的第一晶片50与第二晶片52的键合，其中第二晶片再次包括形成在硅衬底上的II1-V型半导体外延层。具体地，图2A-2B所示的实施例示出了半导体材料(诸如，II1-V型半导体材料)与金属之间的键合能力。结果是，除了参照图1A-1E所描述的光学耦合外，可以在第一晶片50与第二晶片52之间形成电联接或导电路径。通常，在半导体之间进行机械键合，并且在