用于eDRAM的选择晶体管中的背栅的制作方法
【专利说明】用于eDRAM的选择晶体管中的背栅
[0001]本发明总体上涉及微电子领域。更具体地，本发明涉及嵌入式DRAM(动态随机存取存储器)领域，并且提供一种新结构，其通过在选择晶体管上使用背栅来实现改进的性能。相同的结构也可以用在DRAM应用中。
[0002]如今，DRAM出现在大多数电子设备中。它们通常形成微控制器或微处理器的主存储器。一般而言，分别根据DRAM实现在独立管芯(die)上或者与微控制器/微处理器实现在同一管芯上将它们划分为独立式DRAM和嵌入式DRAM(以下称为eDRAM)。eDRAM的大小和设计约束条件与独立式DRAM不同。特别地，eDRAM的容量通常小于独立式DRAM的容量。例如，如今独立式DRAM的大小为千兆字节以及更多，而可以看到嵌入式DRAM的大小范围在几十万字节以上。
[0003]通常，每个DRAM的最小基本块提供有存储兀件和晶体管，其中该存储兀件可以米用几种形式，但通常被实现为电容器，该晶体管允许或阻止对存储元件的存取。当晶体管允许存取时，存储元件可以被写入或读出。当不允许访问时，DRAM处于保持模式。该晶体管通常被称为“选择晶体管”。
[0004]在独立式DRAM中，选择晶体管通常相当长，以减少来自存储单元的漏电(leakage)并降低短沟道效应。如今，选择晶体管是3D元件，其折叠在沟槽中。于是长沟道的占用面积(footprint)很小。另一方面，在嵌入式DRAM中，通常不提供这样的3D元件。因此，在eDRAM中，必须使用提供非常低的截止电流(off current)的选择晶体管，从而保证存储单元具有适当的保持时间，同时还具有短沟道长度以节省面积。为了实现这样的目的，选择晶体管通常被构造为具有高阈值电压。这例如可以通过适当的掺杂分布(profile)获得。然而，高阈值电压在晶体管必须导通时是不利的，这是因为导通电流(on current)不能达到足以进行快速操作的水平。当选择晶体管必须闭合(也就是必须导通)以读取/写入在存储元件中存储的值时，通常在过驱动模式下通过使用选择晶体管来解决。
[0005]由于过驱动电压需要高电压电路自身的可用性并且选择晶体管必须制成抗过驱动操作，因此使用过驱动电压是相当复杂的。特别地，由于该晶体管必须在过驱动模式下使用，其绝缘栅(dielectric gate)必须比例如在电路的其余部分中使用的“标准”晶体管的绝缘栅更厚。这进一步要求额外的制造步骤，而这增加了嵌入式DRAM的成本。另外，这种操作模式减慢了选择晶体管的打开和闭合，而这进而减慢了嵌入式DRAM的操作。此外，将驱动电压增加到过驱动电压显著地增加了嵌入式DRAM的功耗。
[0006]本发明鉴于上述问题提出，并且本发明的目的在于提供一种用于嵌入式DRAM的改进结构，其使得能够在没有过驱动电压的情况下来操作嵌入式DRAM。这通常通过针对选择晶体管采用双栅极结构(特别是通过针对选择晶体管增加背栅)来实现。
[0007]特别地，本发明的实施方式可以涉及一种eDRAM存储元件，其包括:第一存储节点；位线(bitline)节点，该位线节点用于存取存储在存储节点的值；以及选择晶体管，该选择晶体管控制从位线节点到存储节点的存取，其中所述选择晶体管具有前栅和背栅。
[0008]这提供了选择晶体管的阈值电压可以通过背栅进行控制的有益优点，从而使得能够获得期望的阈值电压，而无需针对选择晶体管使用特定的晶体管，该特定的晶体管与管芯上的逻辑晶体管的制造不兼容。背栅也有助于减小选择晶体管的漏电流。
[0009]在一些实施方式中，背栅可以被配置为被极化以增加选择晶体管的阈值电压。
[0010]这提供了能够实现所期望的低截止电流的有益优点。
[0011 ] 在一些实施方式中，背栅可以被配置为被极化以在eDRAM存储元件的保持操作期间增加选择晶体管的阈值电压。
[0012]这提供了能够在保持模式期间实现所期望的低截止电流的有益优点。
[0013]在一些实施方式中，背栅可以被配置为被极化以在eDRAM存储元件的读取和/或写入操作期间降低选择晶体管的阈值电压。
[0014]这提供了晶体管在读取和/或写入期间快速地操作的有益优点。
[0015]本发明还可以涉及一种eDRAM组，其至少包括第一 eDRAM存储元件和第二 eDRAM存储元件，两者是依照上述第一或第二实施方式的eDRAM存储元件，其中第一 eDRAM存储元件的背栅连接至第二 eDRAM存储元件的背栅。
[0016]这提供了能够针对多个eDRAM存储元件容易地控制单个背栅的有益优点。
[0017]在一些实施方式中，第一 eDRAM存储元件的位线节点可以与第二 eDRAM存储元件的位线节点相同。
[0018]这提供了两个存储元件的大小能够被包含到最小水平的有益优点。
[0019]本发明还可以涉及一种eDRAM组，其至少包括第一 eDRAM存储元件和第二 eDRAM存储元件，两者是依照上述第一、第三或第四实施方式的eDRAM存储元件，其中第一 eDRAM存储元件的背栅与第二 eDRAM存储元件的背栅断开。
[0020]这提供了能够根据选择晶体管的状态(保持、读取、写入)来独立控制两个相应背栅的有益优点。
[0021]在一些实施方式中，第一 eDRAM存储元件的位线节点和第二 eDRAM存储元件的位线节点可以通过绝缘元件隔开，并且可以经由连接件彼此电连接。
[0022]这提供了能够采用单个连接件来寻址两个位线节点从而简化eDRAM组的架构的有益优点。
[0023]下文中使用有利的实施方式并参照附图通过示例来更详细地对本发明进行描述。所描述的实施方式仅仅是可能的配置，但是如上所述，其中单独的技术特征可以彼此独立地被实施或者可以被省略。在附图中示出的相同元件被提供有相同的附图标记。涉及在不同附图中示出的相同元件的描述的部分可以被省略。在附图中:
[0024]图1示意性地示出了可在eDRAM或独立式DRAM中使用的DRAM单元对1000的俯视图；
[0025]图2示意性地示出了 eDRAM组2000的俯视图，该eDRAM组2000包括两个图1中的eDRAM单元对1000 ；
[0026]图3示意性地示出了根据本发明的实施方式的eDRAM组3000的俯视图；
[0027]图4示意性地示出了根据本发明的另一实施方式的eDRAM组4000的俯视图；
[0028]图5示意性地示出了根据本发明的另一实施方式的图4中的eDRAM组4000的多个eDRAM单元中的一个eDRAM单元的剖视图；
[0029]图6示意性地示出了根据本发明的另一实施方式的图4中的eDRAM组4000的多个eDRAM单元中的一个eDRAM单元的另选剖视图；
[0030]图7示意性地示出了可以在eDRAM或独立式DRAM中使用的DRAM单元对7000的俯视图；
[0031]图8示意性地示出了 eDRAM组8000的俯视图，该eDRAM组8000包括四个图7中的eDRAM单元对7000 ；
[0032]图9示意性地示出了根据本发明的实施方式的eDRAM组9000的俯视图；
[0033]图10示意性地示出了根据本发明的另一实施方式的eDRAM组10000的俯视图。
[0034]现在将参考图1对第一 DRAM单元对1000进行描述。图1示意性地示出了 DRAM单元对1000的俯视图。尽管在下文中单元对1000将被描述为用于eDRAM应用，但是单元对1000可以用于DRAM和/或eDRAM应用。
[0035]特别地，在图1中示意性地示出的嵌入式DRAM单元对1000包括第一晶体管1130和第二晶体管1230。所述两个晶体管作为两个存储元件1100和1200的选择晶体管。更具体地，第一晶体管1130包括源极1131、栅极1132和漏极1133。相似地，第二晶体管1230包括漏极1231、栅极1232和源极1233。本文中，指示为“源极”和“漏极”的区域可以互换，并且它们通常对应于晶体管在栅极两侧的有源区域。此外，eDRAM单元对1000包括位线节点1040、第一存储节点1120、第二存储节点1220以及两个浅沟槽绝缘体(下文中称作STI) 1110和1210。在一些实施方式中，两个存储元件1100和1200具有共同的有源硅区，并且被STI或台面隔离体(mesa isolat1n)包围，这意味着在1220、1233、1232、1231、1040、1133、1132、1131、1120外侧有源硅被蚀刻。存储节点1120和1220可以按照任何适用于存储信息的方式来实现。例如，在一些实施方式中，它们可以通过电容来实现。然而，本发明并不限于此，并且可以采用任何允许存储信息的技术(例如磁地存储信息或者通过改变浮体SOI晶体管的阈值电压来存储信息