简单且无成本的多次可编程结构的制作方法
【技术领域】
[0001] 本发明关于一种非易失性存储单元及其形成方法。
【背景技术】
[0002] 近年来，多次可编程（multi-time programmable, MTP)存储器被引入以在一些对 于数位及类比设计上需客制化的应用方面有实益用途。这些应用包括数据加密、基准修调 (reference trimming)、制造标识（ID)、安全ID、以及其他种种应用。然而，MTP存储器的 纳入通常也带来一些额外工艺步骤的费用。制造 MTP存储器的一些现有方法往往有缓慢存 取时间、较小耦合比及/或大单元尺寸的问题。一些现有方法对于抹除运算采用了带带隧 穿热电洞（band-to-band tunneling hot hole, BBHH)，但是需要高接合带电压以及更多工 艺步骤。其他现有方法需要额外的耦合抹除栅极以及耦合电容，因而需要更多面积。
[0003] 因此，需要一种简单且免成本的多次可编程结构以制造具有标准互补金属氧化半 导体（CMOS)平台的非易失性存储单元。
【发明内容】
[0004] 实施例通常关于一种简单且免成本的多次可编程结构。在一实施例中，非易失性 MTP存储单元包括备有隔离井的基板、设置于该隔离井内的高电压（HV)井区域以及设置在 该基板中的该HV井区域内的第一与第二井。具有选择栅极的第一晶体管以及具有浮动栅 极的第二晶体管位置彼此相邻并且设置在该第二井之上。所述晶体管包括设置邻近于所述 栅极的侧边的第一及第二扩散区域。控制栅极设置于该第一井之上并耦合至该浮动栅极。 该控制栅极以及浮动栅极包括延伸跨过该第一及第二井的相同栅极层。该控制栅极包括电 容。
[0005] 在另外的实施例中，公开一种非易失性MTP存储单元。该存储单元包括备有第一 及第二隔离井的基板。该第二隔离井设置于该第一隔离井内。第一及第二井设置在该第一 隔离井内。具有选择栅极的第一晶体管以及具有浮动栅极的第二晶体管位置彼此相邻并且 设置于该第二井之上。所述晶体管包括设置邻近所述栅极的侧边的第一及第二扩散区域。 控制栅极设置于该第一井之上并耦合至该浮动栅极。该控制栅极以及浮动栅极包括延伸跨 过该第一及第二井的相同栅极层。
[0006] 在又一另外的实施例中，公开一种用于形成非易失性MTP存储单元的方法。提供 基板并且在该基板中形成第一及第二隔离井。在该第二隔离井内形成第一及第二井。具有 选择栅极的第一晶体管以及具有浮动栅极的第二晶体管位置彼此相邻并且形成在该第二 井之上。所述晶体管包括设置邻近于所述栅极的侧边的第一及第二扩散区域。该第一及第 二晶体管以串联耦合并且分享共用第二扩散区域。控制栅极形成在该第一井之上并且耦合 至该浮动栅极。该控制及浮动栅极包括延伸跨过该第一及第二井的相同栅极层。该控制栅 极包括电容。
[0007] 本文所公开的实施例的这些及其他优点和特征，透过参考以下描述以及所附图式 将变得显而易见。更进一步来说，应理解到本文描述的各种实施例的优点并不相互排斥，并 且可存在于各种实施例以及置换中。
【附图说明】
[0008] 在图式中，相同的符号一般表示相同的部分于各个不同的观点。并且，图式并不需 要按比例，相反地重点一般放在图示说明各种实施例的原理。在以下描述中，描述了本发明 的各种实施例并参考至以下其中：
[0009] 图1显示存储单元的示意图；
[0010] 图2a显示存储单元之实施例的俯视图，以及图2b_2c显示该存储单元之实施例的 各种剖面图；
[0011] 图3a_3b显示存储单元的阵列之实施例的示意图；
[0012] 图4a_4c显示存储单元的各种操作；
[0013] 图5显示存储单元的实施例之阵列的平面图；以及
[0014] 图6显示用于成形存储单元之实施例的制程。
【具体实施方式】
[0015] 实施例一般关于半导体装置。具体而言，一些实施例关于存储装置，例如非易失性 存储（NVM)装置。举例来说，这类的存储装置可并入独立存储装置，例如USB或其他类型的 可携式储存单元，或1C，例如微控制器或芯片系统（system on chips, SoCs)。举例来说，该 装置或IC可并入或与消费类电子产品或相关的其他类型装置一起使用。
[0016] 图1显示存储单元100的实施例的示意图。在一实施例中，该存储单元为非易失性 (NV)多次可编程（MTP)存储单元100。如图第1所示，存储单元100包括第一晶体管110、 第二晶体管130以及控制电容150。在一实施例中，该第二晶体管作为储存元件且该控制 电容作为电压耦合元件。举例来说，该第一及第二晶体管为金属氧化半导体（MOS)晶体管。 晶体管包括介于第一及第二扩散区域之间的栅极。晶体管的扩散区域为具有第一极性类型 掺杂物的重掺杂区域。该极性类型决定晶体管的类型。举例来说，该第一极性可为η型代 表了 η型晶体管或可为ρ型代表了 ρ型晶体管。
[0017] 在一实施例中，晶体管扩散区域可包括扩散延伸区域（未图示）。举例来说，晶体 管扩散区域可包括延伸超过该扩散区域以重迭于该晶体管栅极的一部分之下的轻掺杂扩 散区域。扩散延伸区域可包括轻掺杂漏极（LDD)延伸区域以及环状（halo)区域。举例来 说，该LDD延伸区域与该环状区域为相反掺杂。举例来说，该环状区域包括第二极性类型掺 杂物以对于第一类型晶体管，而该LDD延伸区域包括第一极性类型掺杂物以对于第一类型 晶体管。扩散延伸区域的其他配置也可能是有用的。举例来说，仅具有LDD延伸区域而无 环状区域的扩散延伸区域也可能是有用的。
[0018] 栅极包括栅电极以及栅极电介质。第一晶体管110作为存取晶体管而第二晶体管 130作为储存晶体管。举例来说，该存取晶体管110包括第一存取扩散区域112、第二存取 扩散区域114以及存取栅极116 ;储存晶体管130包括第一储存扩散区域132、第二储存扩 散区域134以及储存栅极136。存取栅极116可称作为选择栅极以及储存栅极136可称作 为浮动栅极。
[0019] 在一实施例中，该控制电容150为MOS电容。举例来说，该控制电容150包括具有 控制栅电极以及控制栅极电介质的控制栅极156。控制栅极156形成控制电容150。该控 制电容包括由电介质层所分开的第一及第二电容极板。举例来说，该控制栅电极作为该第 一（或栅电容）极板而控制井209 (将在之后描述）作为该第二（或井）电容极板。举例 来说，设置在该第二电容极板之上的电介质层将该第一及第二电容极板分离。电容接触栓 152(或井分接头well tap)(将在之后描述）设置在该基板之上并耦合至有源电容（或井 拾取well pickup)区域以提供偏压给该控制井的。在一实施例中，该电容接触栓设置邻近 于该控制电容。举例来说，该电容控制栓设置邻近于该控制栅极的侧边。该电容接触栓提 供导电连接至该有源电容区域。在一实施例中，该控制栅极耦合至该储存栅极。具例来说， 该栅极由共栅极导体所形成。该控制电容隔离储存栅极136,使其成为浮动栅极。
[0020] 该存取及储存晶体管110和130以串联耦合。举例来说，该第二存取扩散区域以 及第二储存扩散区域114和134形成该晶体管的共用扩散区域。关于该控制栅极156及储 存栅极136,它们为共耦合。举例来说，提供共栅电极以及栅极电介质以形成该储存栅极及 控制栅极。该储存及控制栅极的其他配置也可能是有用的。藉由共耦合该控制及储存栅极 156和136,产生了浮动储存栅极。
[0021] 该第一或存取晶体管110的第一存取扩散区域112耦合至该存储装置的源极线 (SL)。该第二或储存晶体管130的第一储存扩散区域132耦合至该存储装置的位线（BL)。 存储单元100的选择栅极，或是第一晶体管110的存取栅极116,耦合至该存储装置的选择 栅极线（SGL)。该控制电容的电容接触栓152耦合该存储装置的控制栅极线（CGL)。在一 实施例中，该SGL设置沿着第一方向，例如字线方向，而该BL设置沿着第二方向，例如位线 方向。举例来说，该第一及第二方向为互相垂直。关于该CGL，其设置沿着该字线方向且该 SL设置沿着该位线方向。BL、CGL、S