半导体存储器装置及其制造方法
【专利说明】半导体存储器装置及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年5月2日在韩国知识产权局提交的韩国专利申请N0.10-2014-0053601的优先权，该申请的公开全文以引用方式并入本文中。
技术领域
[0003]本发明构思涉及半导体存储器装置及其制造方法。更具体地说，本发明构思涉及三维(3D)半导体存储器装置及其制造方法。
【背景技术】
[0004]半导体装置正变得更加高度集成以提供高性能和低成本。半导体存储器装置的集成密度直接影响半导体存储器装置的成本，从而导致对高度集成的半导体装置的需求。常规二维(2D)的或平面的存储器装置的集成度主要由单位存储器单元占据的面积来确定。因此，形成细微图案的技术会极大地影响常规2D存储器装置的集成密度。然而，因为形成细微图案需要极高价格的设备，所以，2D存储器装置的集成密度尽管继续增大却仍然受限。因此，已针对包括垂直排列的存储器单元的3D半导体存储器装置进行了研究。
【发明内容】
[0005]本发明构思的实施例可提供能够提高集成度以及改进结构和电特性的半导体存储器装置。
[0006]本发明构思的实施例还可提供制造能够提高集成度以及改进结构和电特性的半导体存储器装置的方法。
[0007]在一个方面，一种半导体存储器装置可包括:衬底；多个堆叠栅极结构，其沿着与衬底的主表面平行的第一方向彼此间隔开，堆叠栅极结构中的每一个包括交替和重复地堆叠在衬底上的绝缘层和栅电极；多个垂直沟道结构，其穿透堆叠栅极结构中的每一个；以及源极插线，其设置在堆叠栅极结构之间，源极插线与衬底接触，并且沿着与第一方向交叉的第二方向延伸。与源极插线接触的衬底可包括沿着第二方向排列的多个突出区。突出区中的每一个可具有第一宽度，并且突出区可以以大于第一宽度的第一距离彼此间隔开。
[0008]在另一方面，一种半导体存储器装置可包括:多个堆叠栅极结构，其设置在衬底上，堆叠栅极结构中的每一个包括交替和重复地堆叠在衬底上的绝缘层和栅电极，并且堆叠栅极结构沿着第一方向彼此间隔开；多个垂直沟道结构，其穿透堆叠栅极结构中的每一个；源极插线，其设置在所述多个堆叠栅极结构之间，源极插线包括导电材料并且沿着与第一方向交叉的第二方向延伸；以及公共源极区，其与源极插线接触，并且设置在衬底中。公共源极区可包括沿着第二方向交替地形成的第一掺杂物区和第二掺杂物区。第一掺杂物区可具有第一高度，并且第二掺杂物区可具有第二高度。第一高度可大于第二高度。
[0009]在另一方面，一种半导体存储器装置可包括:多个垂直沟道结构，其设置在衬底上，并且沿着与衬底垂直的方向延伸；多个堆叠栅极结构，其包围垂直沟道结构，并且包括沿着与衬底垂直的方向堆叠的栅电极，堆叠栅极结构沿着平行于衬底的第一方向彼此间隔开；以及公共源极区，其形成在衬底中并包括多个突出区，所述多个突出区沿着与第一方向交叉的第二方向形成在堆叠栅极结构之间。突出区中的每一个可具有在第二方向上的第一宽度，并且突出区可以以大于第一宽度的第一距离彼此间隔开。
[0010]在另一方面，一种制造半导体存储器装置的方法可包括:形成包括交替和重复地堆叠在衬底上的绝缘层和牺牲层的模制结构；形成穿透模制结构的多个垂直沟道结构；在模制结构中形成沟槽，该沟槽使得垂直沟道结构中的一些与垂直沟道结构中的另一些在平行于衬底的第一方向上隔离，并且沟槽沿着与第一方向交叉的第二方向延伸；在模制结构上形成包括多个桥和固定部分的支撑图案，所述桥沿着第一方向与沟槽交叉并且沿着第二方向彼此间隔开，并且固定部分连接至桥；去除模制结构的牺牲层以形成开口 ；分别在各开口中形成栅电极；在沟槽的侧壁上形成隔离绝缘图案；在通过沟槽暴露的衬底上形成多个突出区，突出区中的每一个沿着第二方向具有第一宽度，并且突出区沿着第二方向以大于第一宽度的第一距离彼此间隔开；以及在沟槽中形成源极插线，源极插线与所述多个突出区之间的衬底接触并且沿着第二方向延伸。
[0011]在另一方面，一种制造半导体存储器装置的方法可包括:在衬底上形成多个垂直沟道结构，所述垂直沟道结构沿着与衬底垂直的方向延伸；形成多个堆叠栅极结构，所述多个堆叠栅极结构包围垂直沟道结构并包括沿着与衬底垂直的方向堆叠的栅电极，堆叠栅极结构沿着平行于衬底的第一方向彼此间隔开；以及在所述多个堆叠栅极结构之间的衬底中形成公共源极区。公共源极区可包括沿着与第一方向交叉的第二方向交替地形成的第一掺杂物区和第二掺杂物区。第一掺杂物区可具有第一高度，并且第二掺杂物区可具有小于第一高度的第二高度。
【附图说明】
[0012]鉴于附图和随后的详细描述，本发明构思将变得更加清楚。
[0013]图1A是示出根据本发明构思的示例实施例的半导体存储器装置的平面图；
[0014]图1B是示出包括在根据本发明构思的示例实施例的半导体存储器装置中的支撑图案的实施例的平面图；
[0015]图2A和图2B分别是沿着图1A的线Ι-Γ和ΙΙ_?Γ截取的剖视图，以示出根据本发明构思的示例实施例的半导体存储器装置；
[0016]图3Α是图2Α的部分‘Α’的放大图；
[0017]图3Β和图3C分别是图2Β的部分‘B，和部分‘C’的放大图；
[0018]图4是示出包括在根据本发明构思的示例实施例的半导体存储器装置中的支撑图案的另一实施例的平面图；
[0019]图5Α和图5Β分别是沿着图1A的线Ι-Γ和ΙΙ_?Γ截取的剖视图，以示出根据本发明构思的示例实施例的半导体存储器装置；
[0020]图6Α和图6Β分别是沿着图1A的线Ι_Γ和ΙΙ_?Γ截取的剖视图，以示出根据本发明构思的示例实施例的半导体存储器装置；
[0021]图7Α和图7Β分别是沿着图1A的线Ι-Γ和ΙΙ_?Γ截取的剖视图，以示出根据本发明构思的示例实施例的半导体存储器装置；
[0022]图8A和图8B分别是图7B的部分‘B，和部分‘C，的放大图；
[0023]图9、图10、图11A、图12、图13、图14A至图21A和图14B至图21B是示出制造根据本发明构思的示例实施例的半导体存储器装置的方法的一些处理的剖视图；
[0024]图1lB是图1lA的部分‘A’的放大图；
[0025]图19C和图19D分别是图19B的部分‘B’和部分‘C’的放大图；
[0026]图22A和图22B分别是沿着图1A的线Ι_Γ和ΙΙ_?Γ截取的剖视图，以示出制造图5Α和图5Β的半导体存储器装置的方法的一些处理；
[0027]图23Α和图23Β分别是沿着图1A的线Ι_Γ和ΙΙ_?Γ截取的剖视图，以示出制造图6Α和图6Β的半导体存储器装置的方法的一些处理；
[0028]图24Α和图25Α是沿着图1A的线Ι_Γ截取的剖视图，以示出制造图7Α、图7Β、图8Α和图SB的半导体存储器装置的方法的一些处理；
[0029]图24Β和图25Β是沿着图1A的线ΙΙ_?Γ截取的剖视图，以示出制造图7Α、图7Β、图8Α和图SB的半导体存储器装置的方法的一些处理；
[0030]图26是示出包括根据本发明构思的示例实施例的半导体存储器装置的半导体装置系统的示意性框图；以及
[0031]图27是示出包括根据本发明构思的示例实施例的半导体存储器装置的电子系统的示意性框图。
【具体实施方式】
[0032]现在，将在下文中参照其中示出了本发明构思的示例性实施例的附图更完全地描述本发明构思。从以下将参照附图更详细地描述的示例性实施例中，本发明构思和实现它们的方法的优点和特征将变得清楚。然而，应该注意，本发明构思不限于以下示例性实施例，并且可按照各种形式实现。因此，提供示例性实施例仅用于公开本发明构思并且使得本领域技术人员知晓本发明构思的类别。在附图中，本发明构思的实施例不限于本文提供的具体示例，并且为了清楚起见进行了夸大。
[0033]本文使用的术语仅是为了描述特定实施例的目的而非旨在限制本发明。如本文所用，除非上下文清楚地表示不是这样，否则单数形式“一个”、“一”和“该”也旨在包括复数形式。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。应该理解，当一个元件被称作“连接”或“耦接”至另一元件时，该元件可直接连接或耦接至所述另一元件，或者可存在中间元件。
[0034]相似地，应该理解，当诸如层、区或衬底的元件被称作“位于”另一元件“上”时，其可直接位于所述另一元件上或可存在中间元件。相反，术语“直接”意味着不存在中间元件。还应该理解，术语“包括”、“包括……的”、“包含”、和/或“包含……的”当用于本文时，其指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
[0035]本文中可使用诸如“在……下方”、“在……之下”、“下”、“在……之上”、“上”等的空间相对术语，以描述附图中所示的一个元件或特征与其他元件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的装置的除图中所示的取向之外的不同取向。例如，如果图中的装置颠倒，则被描述为“在其它元件或特征之下”或“在其它元件或特征下方”的元件将因此被取向为“在其它元件或特征之上”。因此，术语“在……之下”可涵盖在……之上和在……之下这两个取向。装置可按照其它方式取向(旋转90度或位于其它取向)，并且可相应地解释本文所用的空间相对描述语。
[0036]另外，将通过作为本发明构思的理想示例图的剖视图来描述【具体实施方式】中的实施例。因此，可根据制造技术和/或容许误差修改示例图的形状。因此，本发明构思的实施例不限于示例图中示出的特定形状，而是可包括可根据制造工艺产生的其它形状。图中例示的区域具有一般特性，并且用于示出元件的特定形状。因此，这不应理解为限制本发明构思构思。
[0037]还应该理解，虽然本文中可使用术语第一、第二、第三等来描述各个元件，但是这些元件不应由这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，一些实施例中的第一元件可在其它实施例中被称作第二元件，而不脱离本发明的教导。本文中解释和示出的本发明构思的各方面的示例性实施例包括它们的互补的对应部分。在整个说明书中，相同的附图标记或相同的参考指示符指示相同的元件。
[0038]而且，本文中参照作为理想化的示例图的剖视图和/或平面图描述示例性实施例。因此，作为例如制造技术和/或公差的结果，可以预见图中的形状的变化。因此，示例性实施例不应理解为限于本文示出的区的形状，而是包括例如由制造导致的形状的偏差。例如，示为矩形的蚀刻区将通常具有圆形或弯曲特征。因此，图中示出的区实际上是示意性的，并且它们的形状不旨在示出装置的区的实际形状，并且不旨在限制示例实施例的范围。
[0039]除非另外限定，否则本文中使用的所有术语(包括技术和科学术语)具有与本发明构思所属领域的普通技术人员之一通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则诸如在通用词典中定义的那些的术语应该被解释为具有与它们在相关技术的上下文和本说明书中的含义一致的含义，而不应该理想化地或过于正式地解释它们。
[0040]如通过本发明的实体的理解，根据本文所述的各个实施例的装置和形成装置的方法可在诸如集成电路的微电子装置中实现，其中根据本文所述的各个实施例的多个装置集成在同一个微电子装置中。因此，本文所示的剖视图可在微电子装置中沿着两个不同方向(不需要是正交的)复制。因此，实现根据本文所述的各个实施例的装置的微电子装置的平面图可基于微电子装置的功能性包括阵列中和/或二维图案中的多个装置。
[0041]根据本文所述的各个实施例的装置可根据微电子装置的功能性散布在其它装置之间。而且，根据本文所述的各个实施例的微电子装置可沿着可与所述两个不同方向正交的第三方向复制，以提供三维集成电路。
[0042]因此，本文所示的剖视图提供了用于沿着平面图中的两个不同方向和/或立体图中的三个不同方向延伸的根据本文所述的各个实施例的多个装置的支撑件。例如，当在装置/结构的剖视图中示出单个有源区时，装置/结构可包括其上的多个有源区和晶体管结构(或适于该情况的存储器单元结构、栅极结构等)，如装置/结构的平面图所示。
[0043]图1A是示出根据本发明构思的示例实施例的半导体存储器装置的平面图。图1B是示出包括在根据本发明构思的示例实施例的半导体存储器装置中的支撑图案的实施例的平面图。图2A和图2B分别是沿着图1A的线Ι-Γ和ΙΙ-ΙΓ截取的剖视图。图3A是图2A的部分‘A’的放大图，并且图3B和图3C分别是图2B的部分‘B’和部分‘C’的放大图。图4是示出包括在根据本发明构思的示例实施例的半导体存储器装置中的支撑图案的另一实施例的平面图。
[0044]参照图1A至图3C，根据示例实施例的半导体存储器装置可包括堆叠栅极结构30和垂直沟道结构200。堆叠栅极结构30可包括交替和重复地堆叠在衬底100上的绝缘层110和栅电极172。垂直沟道结构200可穿透堆叠栅极结构30，并且可沿着与衬底100的主表面平行的第一方向Dl彼此间隔开。垂直沟道结构200可沿着与衬底100的主表面垂直的第三方向D3从衬底100延伸。衬底100可包括半导体材料。例如，衬底100可为硅单晶衬底、错单晶衬底或娃错单晶衬底。可替换地，衬底100可为绝缘体上娃(SOI)衬底。例如，衬底100可包括设置在绝缘层上的半导体层(例如，硅层、硅锗层或锗层)，所述绝缘层保护设置在半导体衬底上的晶体管。衬底100可为具有第一导电类型(例如，P型)的半导体衬底。
[0045]如图1A所示，堆叠栅极结构30可具有沿着与第一方向Dl交叉并且与衬底100的主表面平行的第二方向D2延伸的直