具有低电压读取路径及高电压擦除/写入路径的eeprom存储器单元的制作方法
【专利说明】具有低电压读取路径及高电压擦除/写入路径的EEPROM存 储器单元
[0001] 相关申请案的夺叉参考
[0002] 本申请案主张2013年3月15日申请的第61/794, 758号美国临时申请案的权益， 所述美国临时申请案的全文并入本文中。
技术领域
[0003] 本发明涉及基于半导体的存储器单元，例如EEPROM存储器单元。
【背景技术】
[0004] 图1说明现有技术的电可擦除可编程只读存储器单元，如李正焕（Junghwan Lee)等人的"具有间隔物选择晶体管的新EEPROM单元的制造及表征（Fabricationand CharacterizationofaNewEEPROMCellWithSpacerSelectTransistor)'，，《电气与 电子工程师协会电子装置快报（IEEEElectronDeviceLetters)》，第26卷，第8期，2005 年8月中所说明及所描述，所述论文的全文以引用方式并入。
[0005] 如李正焕等人的论文中所描述，单元在浮动栅极的两个侧壁上具有间隔物选 择栅极（图1中标记为"控制栅极"），其有助于导致非常小的单元大小以及接触形成期 间的拓扑的释放。单元大小为具有0.18ym逻辑工艺的0.95ym2。通过福勒-诺德汉 (Fowler-Nordheim)穿隧来对单元进行擦除及编程。编程在16V处需要3ms，同时擦除在 14V处需要2ms。表1中展示选定单元及未选定单元的操作电压。
[0006] 表1:如图1中所展示般配置的选定单元及未选定单元两者在编程（写入）、擦除 及读取期间的偏置条件。
[0007]
[0009] 如由表1所说明，此已知单元的结以相对较高电压（12V到16V)操作。这意味着： 控制栅极间隔物（控制栅极）下方的结相对较大且较深，且栅极间隔物（控制栅极）下方 的栅极氧化物相对较厚，尤其比浮动栅极下方的穿隧氧化物厚得多。控制栅极氧化物的此 相对较大厚度抵抗读取电流的流动，使得单元到页面中的尺寸必须保持相对较大。因此，此 存储器单元的大小不易于缩小到更小几何形状，同时仍提供足够读取电流。
【发明内容】
[0010] -个实施例提供一种电可擦除可编程只读存储器（EEPR0M)单元，其可包含：衬 底，其包含至少一个作用区域；浮动栅极，其邻近于所述衬底；写入/擦除栅极，其界定用于 执行所述单元的高电压写入及擦除操作的写入/擦除路径；及读取栅极，其界定用于执行 所述单元的低电压读取操作的读取路径，其中所述读取路径不同于所述写入/擦除路径。
[0011] 在进一步实施例中，所述写入/擦除栅极形成在所述浮动栅极上，且所述读取栅 极横向地形成在所述浮动栅极及所述写入/擦除栅极邻近处。
[0012] 在进一步实施例中，所述EEPR0M单元包含介于所述浮动栅极与所述衬底之间的 浮动栅极氧化物及介于所述读取栅极与所述衬底之间的读取栅极氧化物，其中所述读取栅 极氧化物比所述浮动栅极氧化物薄。
[0013] 在进一步实施例中，由所述写入/擦除栅极界定的所述写入/擦除路径经配置以 用于高电压写入及擦除操作，且由所述读取栅极界定的所述读取路径经配置以用于低电压 读取操作。
[0014] 在进一步实施例中，所述读取栅极横向地形成在所述浮动栅极邻近处，且所述衬 底的作用区域与所述读取栅极自对准。
[0015] 在进一步实施例中，所述读取栅极包含形成在所述浮动栅极的相对侧上的第一部 分及第二部分，使得所述浮动栅极布置在所述读取栅极的所述第一部分与所述第二部分之 间。
[0016] 在进一步实施例中，所述EEPR0M单元包含可独立寻址的第一读取栅极及第二读 取栅极。
[0017] 在进一步实施例中，所述第一读取栅极形成在所述浮动栅极的第一横向侧邻近 处，且所述第二读取栅极形成在所述浮动栅极的第二横向侧邻近处。
[0018] 另一实施例提供一种操作电可擦除可编程只读存储器（EEPR0M)单元的方法，所 述EEPR0M单元具有：衬底，其包含至少一个掺杂阱；浮动栅极，其形成在所述衬底上；低电 压读取路径，其由读取栅极界定；及单独高电压写入/擦除路径，其由不同于所述至少一个 读取栅极的写入/擦除栅极界定。所述方法可包含：执行写入操作以通过在所述写入/擦 除栅极与所述至少一个掺杂阱之间产生高电压差动而给所述浮动栅极充电；及执行读取操 作以通过在所述读取栅极与所述至少一个掺杂阱之间产生低电压差动而读取所述浮动栅 极上的电荷。所述方法还可包含：执行擦除操作以通过在所述至少一个掺杂阱与所述写入 /擦除栅极之间产生高电压差动而使所述浮动栅极放电。
[0019] 在所述方法的进一步实施例中，所述EEPR0M单元为包括至少一个p讲的n-沟道 单元，且所述方法包含：执行所述读取操作以通过将低读取电压偏置施加到所述写入/擦 除栅极且使所述至少一个P阱接地而读取所述浮动栅极上的电荷；执行所述写入操作以通 过将高写入电压偏置施加到所述写入/擦除栅极且使所述至少一个P阱接地而给所述浮动 栅极充电；及执行擦除操作以通过将高擦除电压偏置施加到所述至少一个P阱且使所述写 入/擦除栅极接地而使所述浮动栅极放电，其中所述高擦除电压偏置可为与所述高写入电 压偏置相同或不同的电压。
[0020] 在所述方法的进一步实施例中，所述EEPR0M单元为包括至少一个n讲的p-沟道 单元，且所述方法包含：执行所述读取操作以通过将低读取电压偏置施加到所述至少一个 n阱且使所述写入/擦除栅极接地而读取所述浮动栅极上的电荷；执行所述写入操作以通 过将高写入电压偏置施加到所述至少一个n阱且使所述写入/擦除栅极接地而给所述浮动 栅极充电；及执行擦除操作以通过将高擦除电压偏置施加到所述写入/擦除栅极且使所述 至少一个n阱接地而使所述浮动栅极放电，其中所述高擦除电压偏置可为与所述高写入电 压偏置相同或不同的电压。
[0021] 在所述方法的进一步实施例中，所述EEPR0M单元包含第一读取栅极及第二读取 栅极，且其中所述方法包括：使所述第一读取栅极及所述第二读取栅极独立地偏置。在进一 步实施例中，所述第一读取栅极及所述第二读取栅极包括位于所述浮动栅极的相对横向侧 上的多晶硅间隔物。
[0022] 另一实施例提供一种存储器单元阵列，其包含布置于阵列中的多个电可擦除可编 程只读存储器（EEPR0M)单元，每一EEPR0M单元包括：衬底，其包含至少一个作用区域；浮 动栅极，其邻近于所述衬底；写入/擦除栅极，其界定用于执行所述单元的写入及擦除操作 的写入/擦除路径；及读取栅极，其界定用于执行所述单元的读取操作的读取路径，其中所 述读取路径不同于所述写入/擦除路径。
【附图说明】
[0023] 下文参考图式论述实例性实施例，其中：
[0024] 图1展示现有技术的EEPR0M单元设计；
[0025] 图2说明根据一个实施例的实例性EEPR0M单元；
[0026] 图3展示根据一个实施例的用于编程n-沟道EEPR0M单元的实例性偏置条件；
[0027] 图4展示根据一个实施例的用于擦除n-沟道EEPR