用于堆栈式硅晶互连技术产物的无基板插入物技术的制作方法
【技术领域】
[0001]本案所说明的具体实施例为概略关于堆栈式硅晶互连技术(SSIT)产物，并且尤其是关于一种用于SSIT产物的无基板插入物技术。
【背景技术】
[0002]硅晶堆栈式互连技术(SSIT)牵涉到将多个集成电路(IC)晶粒封装于一单一封装中，而此封装含有一插入物和一封装基板。运用SSIT可令像是FPGA的IC产物延展至更高的密度、更低的功率、更强的功能性以及应用特定平台解决方案而拥有低成本与快速上市时间的优点。
[0003]传统上，SSIT产物是利用插入物所实作，其包含一插入物基板层，而在该插入物基板层的顶部上建构有多个穿透硅质通道(TSV)和额外的金属化层。该插入物可提供IC晶粒与该封装基板之间的连接。然而，制造用于SSIT产物而具有TSV的插入物基板层会是一项复杂的制程。其原因在于需进行多项制造步骤方可构成具有TSV的插入物基板层，这些步骤包含:在该插入物基板层中构成TSV，执行背侧薄化处理以及化学汽相沉积(CVD)或化学机械平面化(CMP)，并且提供薄化晶圆处置。因此，对于某些应用项目来说，可能并不希望构成包含一拥有具穿透硅质通道(TSV)的插入物基板层的插入物的SSIT产物。
【发明内容】
[0004]—种用于堆栈式硅晶互连技术(SSIT)产物的无基板插入物，其包含:多个金属化层，该金属化层的至少一最底层含有多个金属节段，其中每一个该多个金属节段是构成于该金属化层的最底层的顶部表面与底部表面之间，并且该金属节段是由该最底层中的介电材料所分隔；以及一介电层，其是经构成于该最底层的底部表面上，其中该介电层含有一或更多开口以供接触于该最底层中的多个金属节段的至少一部份。
[0005]选择性地，该多个金属节段可含有铜。
[0006]选择性地，该无基板插入物也可包含一具有一或更多开口的钝化层，该开口在空间上是对应于该介电层处的该一或更多开口，其中该钝化层是构成于该介电层上。
[0007]选择性地，该无基板插入物也可包含一凸块下金属(UBM)层，其接触于该最底层中的多个金属节段的至少一部份，该UBM层是构成于该最底层上。
[0008]选择性地，该无基板插入物可为组态设定以支撑该金属化层的最顶层的顶部表面上的多个IC晶粒。
[0009]选择性地，该多个IC晶粒可包含异质性IC晶粒。
[0010]选择性地，该多个IC晶粒可包含同构型IC晶粒。
[0011]选择性地，在该金属化层的最底层里不同的多个金属节段的群组可分别地对应于多个IC晶粒。
[0012]选择性地，该多个金属节段的不同群组可具有不同的个别节段密度。
[0013]选择性地，每一个该多个金属化层可含有多个金属节段，并且在该金属化层的其一者中的多个金属节段可为不同于在该金属化层的另一者中的多个金属节段。
[0014]—种用以构成具有无基板插入物的堆栈式硅晶互连技术(SSIT)产物的方法，其包含:在一基板上构成一介电层；在该介电层上构成多个金属化层，该金属化层的至少一最底层含有多个金属节段，其中每一个该金属节段是构成于该金属化层的最底层的顶部表面与底部表面之间，并且该金属节段是由该最底层中的介电材料所分隔；将多个IC晶粒设置在该多个金属化层的最顶金属化层的顶部表面上；在该介电层处构成一或更多开口以供接触于该多个金属化层的最底层中的多个金属节段的至少一部份，其中具有该一或更多开口的介电层和该多个金属化层构成该无基板插入物；以及将该无基板插入物设置在一封装基板上以构成该SSIT产物。
[0015]选择性地，移除该基板的动作可包含利用机械研磨制程以薄化该基板，以及利用蚀刻制程以移除薄化后的该基板。
[0016]选择性地，该多个IC晶粒可包含异质性IC晶粒。
[0017]选择性地，该多个IC晶粒可包含同构型IC晶粒。
[0018]选择性地，该方法可进一步包含利用C4凸块以将该无基板插入物固定于该封装基板上俾构成该SSIT产物。
[0019]选择性地，该方法可进一步包含在于该介电层处构成该一或更多开口之后在该介电层上构成一钝化层，其中该钝化层含有一或更多开口，此等在空间上是对应于该介电层处的一或更多开口，并且其中该无基板插入物进一步含有该钝化层。
[0020]选择性地，该方法可进一步包含在该一或更多金属化层的最底层上构成一凸块下金属(UBM)层，其中该凸块下金属层为接触于该一或更多金属化层的最底层中的该多个金属节段的至少一部份，并且其中该无基板插入物进一步含有该UBM层。
[0021]选择性地，在该一或更多金属化层的最底层里不同的多个金属节段的群组可对应于该多个IC晶粒的个别者。
[0022]选择性地，该多个金属节段的不同群组可具有不同的个别节段密度。
[0023]选择性地，每一个该多个金属化层可含有多个金属节段，并且在该金属化层的其一者中的多个金属节段可为不同于在该金属化层的另一者中的多个金属节段。
[0024]—种用于堆栈式硅晶互连技术(SSIT)产物的无基板插入物，其包括:多个金属化层，该金属化层的至少一最底层包括多个金属节段，其中每一个该多个金属节段是构成于该金属化层的最底层的顶部表面与底部表面之间，并且该金属节段是由该最底层中的介电材料所分隔；一介电层，其是经构成于该最底层的底部表面上，其中该介电层包括一或更多开口以供接触于该最底层的至少一些多个金属节段；其中该无基板插入物是经组态设定以支撑该金属化层的最顶层的顶部表面上的多个IC晶粒；以及其中在该金属化层的最底层中的多个金属节段的不同群组是分别地对应于多个IC晶粒。
[0025]自阅读后载详细说明将能显知其他与进一步的特点和特性。
【附图说明】
[0026]所附图式说明本揭所述的各式特性的设计与运用方式，其中类似构件是按共同的参考编号所参照。然该绘图并不必然地依循比例所绘。为更佳地了解如何达成前述与其他优点和目的，本文中将依随附图式所示以呈现更为特定的说明。该图式仅描绘出多项示范性特性，且因而不应将此视为限制本案的权利要求书。
[0027]图1为说明一运用一插入物的堆栈式硅晶互连技术(SSIT)产物的截面略图，而该插入物包含一具有多个穿透硅质通道的插入物基板层。
[0028]图2为一说明一运用无基板插入物技术的SSIT产物的截面略图。
[0029]图3为一说明一种用以制造运用无基板插入物技术的SSIT产物的方法的流程图。
[0030]图4-1至4-9为说明一种用以制造运用无基板插入物技术的SSIT产物的方法的截面略图。
【具体实施方式】
[0031]后文中将参照图式以说明各式特性。应注意到该图式并非依比例所绘制，并且具有类似结构或功能的构件在全部图式里是以相仿参考编号所表示。应注意到该图式仅欲有助于说明该特性。该并非欲以作为本发明的穷举性说明或为以限制本发明的范畴。此外，示范性具体实施例无须具备全部的所示特性或优点。并同于一特定具体实施例所描述的特性或优点并不必然地受限于该具体实施例，而是能够在任何其他具体实施例中加以实作，即使未经如此说明亦然。
[0032]硅晶堆栈式互连技术(SSIT)牵涉到将多个集成电路(IC)晶粒封装于一单一封装中，而此封装含有一插入物和一封装基板。运用SSIT可令IC产物，像是且包含FPGA和其他类型的产物，延展至更高的密度、更低的功率、更强的功能性以及应用特定平台解决方案而拥有低成本与快速上市时间的优点。
[0033]图1为一说明一堆栈式硅晶互连技术(SSIT)产物100的截面略图。该SSIT产物100含有一封装基板121、一插入物103以及一或更多IC晶粒101、101’。
[0034]该集成电路晶粒101、101’可经由一或更多微凸块117而功能性地连接至该插入物103。该集成电路晶粒101、101’可为利用一模铸裹封123所裹封。该模铸裹封123可提供抗防于可能对该集成电路晶粒101、101’效能造成影响的环境因素(即如温度、外部污染等等)的保护。此外，该t旲铸裹封123可对该集成电路晶粒101、101’提供机械稳定性。
[0035]而该插入物103则含有多个金属化层109以及一具有多个穿透硅质通道(TSV) 107的插入物基板层105。
[0036]各个金属化层109可含有多个金属节段111，而这些节段是由介电材料113所分隔。该金属节段可为由铜或任意数量的其他种类金属所组成。该介电材料113可含有二氧化硅及任何其他的介电材料。各个金属化层109中该金属节段111可含有对应于不同IC晶粒101、101’的不同群组115。例如，一金属化层109可含有该金属节段的第一群组，此群组是对应于一第一 IC晶粒101，以及该金属节段的第二群组，此群组则是对应于一第二IC晶粒101’。此外，该金属节段111的各个不同群组115可具有不同的节段密度。例如，一金属化层109可含有该金属节段111的一第一群组115，此群组具有特定数量的金属节段111 (也即节段密度)，以及该金属节段111的一第二群组115，此群组具有不同数量的金属节段111 (也即节段密度)。一群组115可仅含单一个金属节段111或是多个金属节段