一种堆栈式图像传感器制备方法
【专利摘要】本发明提供了一种堆栈式图像传感器制备方法，通过将滤光层嵌入设置在金属栅中，相比较传统技术而言，节省了很多不必要的不步骤，提高了机台利用效率，有利于降低生产成本；同时采用本发明所制备出的图像传感器也能够有效降低串扰对图像的影响，进而提高输出的图像质量。
【专利说明】一种堆栈式图像传感器制备方法
【技术领域】
[0001]本发明涉及图像传感器制备领域，具体涉及一种堆栈式图像传感器制备方法。
【背景技术】
[0002]CMOS图像传感器属于光电元器件，CMOS图像传感器由于其制造工艺和现有集成电路制造工艺兼容，同时其性能比原有的电荷耦合器件(CCD)图像传感器有很多优点，而逐渐成为图像传感器的主流。CMOS图像传感器可以将驱动电路和像素集成在一起，简化了硬件设计，同时也降低了系统的功耗。CMOS图像传感器由于在采集光信号的同时就可以取出电信号，还能实时处理图像信息，速度比CXD图像传感器快，同时CMOS图像传感器还具有价格便宜，带宽较大，防模糊，访问的灵活性和较大的填充系数的优点而得到了大量的使用，广泛应用于工业自动控制和消费电子等多种产品中，如监视器，视频通讯，玩具等。鉴于CMOS图像传感器的诸多优点，现在CIS的研究和发展是要利用其系统集成的优点来实现多功能和智能化；利用其具有访问灵活的优点，可以通过只读出感光面上感兴趣的小区域来实现高的帧速率CMOS ;同时CMOS图像传感器宽动态范围，高分辨率和低噪声技术也在不断发展。
[0003]而随着人们对高质量影像的不断追求，一种新型的堆栈式CMOS图像传感器被开发出来。
[0004]图1为传统堆栈式图像传感器的示意图，其是由一底部逻辑晶圆和键合在逻辑晶圆之上的器件晶圆所构成，在键合之后，需要继续进行以下图像传感器的制备:1、TSV(硅通孔)结构的形成；2、打开器件顶部的氮化硅并刻蚀形成接地端沟槽，用于后续接地端的引出；3、形成金属栅(metal grid) ;4、刻蚀器件晶圆顶部的娃层预先形成焊垫(pad)沟槽；
5、形成焊垫；6、对器件表面进行平坦化处理；7、形成滤光器(color filter)。
[0005]继续参照图1，如图所示，由于传统的堆栈式CMOS图像传感器的滤光层400是设置于金属栅600之上且与金属栅600间隔设置，因此在在制备金属栅600之后还要进行一系列的工艺步骤，例如还要沉积氧化层将金属栅600包覆，进行平坦化处理等等一系列后续的制备工艺，步骤比较繁琐，工艺周期较长且成本也较高。
[0006]同时,在器件工作时,入射光从滤光层进入至HKphoto diode,简称PD)层中，被
H)层所吸收并最终转化为图像信号，但是在实际应用中本领域技术人员发现传统的堆栈式图像传感器极易造成像素互扰的现象，这在很大程度上影响了输出图像的质量。
[0007]同时，目前的堆栈式图像传感器由于设计的缺陷串扰(cross talk)问题无法得到很好的解决，这在一定程度上影响了输出图像的质量。
【发明内容】
[0008]一种堆栈式图像传感器制备方法，其中，包括如下步骤:
[0009]提供一半导体器件，所述半导体器件包括一逻辑晶圆及键合在所述逻辑晶圆上方的器件晶圆，所述逻辑晶圆中嵌入设置有第一金属电极，所述器件晶圆中嵌入设置有第二金属电极；
[0010]在所述器件晶圆的上表面依次沉积介电层、缓冲层和牺牲氧化层后，刻蚀所述牺牲氧化层至所述器件晶圆中，形成第一沟槽；
[0011]继续部分刻蚀所述第一沟槽的底部至所述第一金属电极上表面，以形成位于第一沟槽下方的第二沟槽；
[0012]在所述第一沟槽和第二沟槽中填充金属材料后，继续沉积一层阻挡层，并刻蚀该阻挡层至所述器件晶圆的上表面，以形成用于后续接地端引出的第三沟槽；
[0013]依次沉积一金属层和一钝化层后，继续采用刻蚀工艺，以于所述器件晶圆上形成焊盘、接地引线、遮光器以及金属栅；
[0014]继续滤光层的形成以及图像传感器的后段制程；
[0015]其中，所述金属栅嵌入设置于所述滤光层中。
[0016]上述的制备方法，其中，采用如下方法形成所述第一沟槽和第二沟槽:
[0017]提供所述半导体器件，所述逻辑晶圆和所述器件晶圆均设置有多层氧化层，且位于所述器件晶圆的顶部还设置有一硅层，所述第一金属电极嵌入设置于所述逻辑晶圆的其中一层氧化层中，且包含该第一金属电极的氧化层的上表面覆盖有一掩膜层，所述第二金属电极嵌入设置于所述器件晶圆的其中一层氧化层中；
[0018]在所述器件晶圆的上表面依次沉积介电层、缓冲层和牺牲氧化层后，进行图案化工艺，形成第一沟槽，该第一沟槽底部位于所述第二金属电极上方的一层氧化层中；
[0019]继续部分刻蚀所述第一沟槽的底部至所述第一金属电极上表面，以形成位于第一沟槽下方的第二沟槽。
[0020]上述的制备方法，其中，在形成所述第一沟槽之后，还包括沉积一缓冲氧化层将所述第一沟槽及牺牲氧化层的表面进行覆盖，
[0021]且在形成第二沟槽的同时，去除位于第二金属电极上方的所述氧化层及所述缓冲氧化层，以将所述第二金属电极进行暴露。
[0022]上述的制备方法，其中，在形成所述焊盘、接地引线、遮光层以及金属栅后，还包括一氧化工艺，形成一氧化保护层将所述焊盘、接地引线、遮光层以及金属栅予以包覆。
[0023]上述的制备方法，其中，所述焊盘位于所述第一沟槽正上方，
[0024]且所述方法还包括:
[0025]采用图案化工艺去除位于所述第一沟槽上方的钝化层及氧化层，以将所述位于第一沟槽上方的金属层进行暴露。
[0026]一种堆栈式图像传感器制备方法，其中，包括如下步骤:
[0027]提供一半导体器件，所述半导体器件包括一逻辑晶圆及键合在所述逻辑晶圆之上的器件晶圆，所述逻辑晶圆中嵌入设置有第一金属电极，所述器件晶圆中嵌入设置有第二金属电极；
[0028]在所述器件晶圆的上表面依次沉积介电层、缓冲层后，并刻蚀所述缓冲层至器件晶圆中形成若干DTI结构，继续沉积一层牺牲氧化层覆盖在缓冲层及所述DTI结构的上表面；
[0029]刻蚀所述牺牲氧化层、缓冲层、介电层至所述器件晶圆中形成第一沟槽；
[0030]继续部分刻蚀所述第一沟槽的底部至所述第一金属电极上表面，以形成位于第一沟槽下方的第二沟槽；
[0031]在所述第一沟槽和第二沟槽中填充金属材料后，继续制备一阻挡层将所述金属材料表面进行覆盖；
[0032]继续刻蚀所述牺牲氧化层至所述器件晶圆的上表面，以形成用于后续接地端引出的第三沟槽；
[0033]依次沉积一金属层和一钝化层后，继续采用刻蚀工艺，以于所述器件晶圆上形成焊盘、接地引线、遮光器以及金属栅，同时暴露出部分DTI结构；
[0034]继续滤光层的形成以及图像传感器的后段制程；
[0035]其中，所述滤光层嵌入设置在部分所述DTI结构中。
[0036]上述的制备方法，其中，采用如下方法形成所述第一沟槽:
[0037]提供所述半导体器件，所述逻辑晶圆和所述器件晶圆均设置有多层氧化层，且位于所述器件晶圆的顶部还设置有一硅层，所述第一金属电极嵌入设置于所述逻辑晶圆的其中一层氧化层中，且包含该第一金属电极的氧化层的上表面覆盖有一掩膜层，所述第二金属电极嵌入设置于所述器件晶圆的其中一层氧化层中；
[0038]形成所述DTI结构并沉积所述牺牲氧化层后，进行图案化工艺，形成第一沟槽，该第一沟槽底部位于所述第二金属电极上方的一层氧化层中；
[0039]制备一缓冲氧化层覆盖在所述第一沟槽的表面及牺牲氧化层的上表面；
[0040]继续对所述第一沟槽的底部进行刻蚀至所述第一金属电极上表面停止，形成第二沟槽以将所述第一金属电极进行暴露。
[0041]上述的制备方法，其中，所述方法还包括，在形成第二沟槽的同时，移除部分所述牺牲氧化层和缓冲层，以将靠近所述第一沟槽的部分DTI结构的上端部分进行暴露。
[0042]上述的制备方法，其中，将所述第一沟槽和第二沟槽进行填充的同时，将暴露的DTI结构进行包覆。
[0043]上述的制备方法，其中，所述焊盘位于所述第一沟槽正上方，
[0044]且所述方法还包括:
[0045]采用图案化工艺去除位于所述第一沟槽上方的钝化层及氧化层，以将所述位于第一沟槽上方的金属层进行暴露。
[0046]本发明通过将滤光层直接嵌入设置在金属栅中，与传统堆栈式CMOS图像传感器相比，极大简化了工艺步骤，降低了生产成本；同时可将金属栅嵌入设置于器件晶圆中，因此可有效避免像素之间的互扰，提高图像输出质量。
【专利附图】
【附图说明】
[0047]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
[0048]图1为传统堆栈式图像传感器的局部结构示意图；
[0049]图2A?2L为本发明实施例一所提供的一种堆栈式图像传感器的制备流程图；
[0050]图3A?3M为本发明实施例二所提供的一种堆栈式图像传感器的制备流程图；
[0051]图4为本发明所制备出的堆栈式图像传感器的截面图。【具体实施方式】
[0052]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0053]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0054]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0055]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之
上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0056]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0057]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0058]本发明提供了一种堆栈式CMOS图像传感器的制备方法，可应用于堆栈式CMOS图像传感器和堆栈式背照图像传感器中，通过本发明所提供的方法可有效简化工艺制程，提高了机台产能的利用效率，减少在制备过程中所需利用的光罩层数，减少生产成本，同时大幅度提高了图像传感器输出的画面质量。
[0059]下面就本发明提供两个实施例来进行进一步阐述。[0060]实施例一
[0061]本实施例提供了一种堆栈式图像传感器的方法，具体步骤如下:
[0062]步骤S1:提供一半导体器件，半导体器件包括一逻辑晶圆(logic wafer)及键合在逻辑晶圆上方的器件晶圆(Pixel wafer，或称像素晶圆)，逻辑晶圆中嵌入设置有第一金属电极，器件晶圆中嵌入设置有第二金属电极。
[0063]具体的，首先提供一逻辑晶圆和器件晶圆，并将器件晶圆键合在逻辑晶圆的上表面。其中，逻辑晶圆和器件晶圆均设置有多层氧化层，且器件晶圆的顶部还设置有一硅层，第一金属电极嵌入设置于逻辑晶圆的其中一层氧化层中，且包含该第一金属电极的氧化层的上表面覆盖有一掩膜层，第二金属电极嵌入设置于器件晶圆的其中一层氧化层中。参照图2A所示，逻辑晶圆自下而上依次包括有第一氧化层1，掩膜层2和第二氧化层3，器件晶圆自下而上依次包括第三氧化层4、第四氧化层5、第五氧化层6和娃层7。第一金属电极10嵌入设置在第一氧化层I中，第二金属电极20嵌入设置在第四氧化层5中。其中，第二氧化层3和第三氧化层4为用作键合的氧化层，用于后续逻辑晶圆和器件晶圆的键合制程；第四氧化层5为金属层间介质层(MD 0X)，第五氧化层6为层间介质层(ILD 0X)，掩膜层2可选用氮化硅(SiN)。以上材料作为本实施例中优选所采用的半导体材料但并不局限于上述材料。
[0064]步骤S2:在器件晶圆的上表面自下而上依次沉积介电层8、缓冲层9和牺牲氧化层11，之后进行图案化工艺，形成第一沟槽100，如图2B?2C所示。
[0065]具体的，旋涂一层光刻胶覆盖在牺牲氧化层11的上表面，并利用一具有开口图案的掩膜板进行曝光显影工艺，将掩膜板上的图案转移至光刻胶中进而在光刻胶中形成开口，然后以形成有开口的光刻胶作为刻蚀掩膜向下进行刻蚀至第五氧化层6中停止，形成第一沟槽100，并移除剩余的光刻胶。
[0066]之后再制备一缓冲氧化层12将第一沟槽100和牺牲氧化层11的上表面进行覆盖，进而在后续将第一沟槽100填充时，形成对硅层7的保护作用，如图2D所示。
[0067]上述步骤完成后，继续对第一沟槽100的底部进行刻蚀，并停止在第一金属电极10上表面，形成位于第一沟槽100下方的沟槽，可参照图2E。相关步骤为:进行图案化工艺，对第一沟槽100底部进行部分刻蚀至掩膜层2的上表面处停止；之后再去除暴露的掩膜层2，形成第二沟槽200，进而将第一金属电极10的上表面进行暴露；在去除部分掩膜层2的过程中，同时会对第一沟槽100表面的各层氧化层进行去除，并使得第二金属电极20的上表面暴露出来。因此在完成上述步骤后，刻蚀所形成的第一沟槽100和第二沟槽200分别将第二金属电极20和第一金属电极10予以暴露,如图2F所不。
[0068]步骤S3:在第一沟槽100和第二沟槽200内填充金属材料13，之后进行平坦化(例如CMP工艺)处理后再沉积一层阻挡层14覆盖在器件表面，如图2G所示，之后对阻挡层14、缓冲氧化层12、牺牲氧化层11、缓冲层和介电层8进行刻蚀，形成第三沟槽300，用于后续接地端(在BSGND)的引出。在本发明的实施例中，该阻挡层14为氮化钛(TaN)，金属材料13为铜，具体可选用铜电镀工艺将第一沟槽100和第二沟槽200进行填充，如图2H所
/Jn ο
[0069]步骤S4:沉积金属层15覆盖在阻挡层14上表面，之后再沉积一层钝化层16覆盖在金属层15的上表面。在本发明的实施例中，该金属层15优选为招(Al)。由于第三沟槽300的存在，因此在沉积金属层15和钝化层16之后，也会在第三沟槽300的正上方中的金属层15和钝化层16中形成一沟槽，如图21所示。
[0070]进行图案化工艺，对钝化层16及金属层15进行刻蚀，形成位于第一沟槽上方的焊盘30、第三沟槽上方的接地引线40、遮光器50以及位于感光区中的金属栅60，如图2J所
/Jn ο
[0071]在形成焊盘(pad) 30、接地引线40、遮光器50以及金属栅60后，还包括一氧化工艺，形成一氧化保护层17将焊盘30、接地引线40、遮光器50以及金属栅60予以包覆，如图2K所示。由于在此实施例中，焊盘30、接地引线40、遮光层50以及金属栅60的表面并没有被钝化层16所完全保护，因此需要制备一氧化保护层17以作为保护并进行隔离。
[0072]步骤S6:进行图案化工艺，刻蚀去除位于第一沟槽100正上方的氧化保护层17及钝化层16，进而将第一沟槽100正上方的金属层15予以暴露，为后续的金属互连做准备，如图2L所示。
[0073]步骤S7:滤光层的形成以及图像传感器的后段制程。该步骤采用本领域所常用的技术手段，故在此不予赘述。在此需要说明的是，形成金属栅60之后，直接进行滤光层的制备工艺，因此本发明所形成的金属栅60是嵌入设置在滤光层中。
[0074]本发明通过改变入射光路薄膜结构，在形成金属栅之后直接制备滤光层将金属栅进行包覆，并且pad直接连在UTS结构上，(Ultra Thicknetal Stack,超厚金属堆叠式结构)极大简化了制程，减少了不必要光罩的利用次数，从而降低生产成本；同时本发明在器件中还制备有遮光层，该遮光层可有效的将H)层上方不需要光罩的地方遮挡住，从而避免造成光学互扰，提高图像输出质量。
[0075]实施例二
[0076]基于上述的实施例一，本申请还提供了一种采用上述制备方法所制备的堆栈式图像传感器，包括滤光层和金属栅，且该滤光层嵌入设置在金属栅中，并可结合常规的其他器件结构，共同构成一堆栈式图像传感器，即在本实施例中，通过将滤光层嵌入设置在金属栅中，可有效避免ro层中所出现的串扰现象，进而提高图像的输出质量，且相较于传统的器件结构，能够极大的简化其制备流程，以降低其生产成本，可广泛应用于手机、数码相机、DV等电子图像设备中。
[0077]实施例三
[0078]本实施例提供了一种堆栈式图像传感器的制备方法，具体步骤如下:
[0079]步骤S1:提供一用以制备堆栈式图像传感器的半导体器件，该半导体器件包括一逻辑晶圆(logic wafer)及键合在逻辑晶圆上方的器件晶圆(pixel wafer,或称像素晶圆)，逻辑晶圆中嵌入设置有第一金属电极，器件晶圆中嵌入设置有第二金属电极。
[0080]具体的，首先提供一逻辑晶圆和器件晶圆，并将器件晶圆键合在逻辑晶圆的上表面。其中，逻辑晶圆和器件晶圆均设置有多层氧化层，且器件晶圆的顶部还设置有一硅层，第一金属电极嵌入设置于所述逻辑晶圆的其中一层氧化层中，且包含该第一金属电极的氧化层的上表面覆盖有一掩膜层，第二金属电极嵌入设置于所述器件晶圆的其中一层氧化层中。参照图3A所示，逻辑晶圆自下而上依次包括有第一氧化层1，掩膜层2和第二氧化层3，器件晶圆自下而上依次包括第三氧化层4、第四氧化层5、第五氧化层6和硅层7。第一金属电极10嵌入设置在第一氧化层I中，第二金属电极20嵌入设置在第四氧化层5中。其中，第二氧化层3和第三氧化层4用作键合的氧化物层，用于后续逻辑晶圆和器件晶圆的键合制程；第四氧化层5为金属层间介质层(MD OX)，第五氧化层6为层间介质层(ILD 0X)，掩膜层2可选用氮化硅。以上材料作为本实施例中优选所采用的半导体材料但并不局限于上述材料。
[0081]步骤S2:在器件晶圆的上表面依次沉积介电层8、缓冲层9后，形成若干DTI结构400，该些DTI结构400贯穿缓冲层9、介电层8至器件晶圆中，如图3B所示。形成DTI结构400后，继续沉积一层牺牲氧化层13覆盖在器件缓冲层及DTI结构400的上表面，如图3C所示。
[0082]具体的，DTI结构400可采用本领域惯用的图案化工艺所制备形成，并通过采用特定的掩膜板来定义出DTI结构400位置及宽度，并通过控制刻蚀的反应条件来限定DTI结构400的深度及形貌，具体工艺不予赘述。由于在器件晶圆中形成了有DTI结构400，而公知在器件晶圆中会形成有F1D层,通过DTI结构400可有效避免像素的互扰，从而提闻图像传感器的输出质量。
[0083]步骤S3:进行图案化工艺，并刻蚀至器件晶圆中，形成第一沟槽100及垂直位于第一沟槽100下方的第二沟槽200，如图3G所示。
[0084]具体的，首先采用图案化工艺，刻蚀至器件晶圆中形成第一沟槽100，如图3C所示，并通过控制图案化的刻蚀工艺，进而保证形成的该第一沟槽100的底部位于第二金属电极20上方的一层氧化层中，形成图3D所示结构；之后再进行一次光刻工艺，在第一沟槽100下方形成第二沟槽200，此时的第二沟槽200底部位于掩膜层2的上表面，如图3E所示；同时为使第二沟槽200将第一金属电极100进行暴露，还需要继续进行一次刻蚀工艺，以将位于第二沟槽200底部的掩膜层2予以去除，进而将第一金属电极10进行暴露，如图3F所示，用于后续的引线，在暴露出第一金属电极10的同时，也会将第二金属电极20的上表面进行暴露，形成图3G所示结构。
[0085]在此需要说明的是，图中所形成的两个第一沟槽100—个用作焊盘的制备，而另一个用作接地端(BSGND)引线的制备，在下文会有相关描述。
[0086]同时，在刻蚀至掩膜层2的上表面形成第二沟槽200之后，还包括一刻蚀工艺，以加深第二沟槽200，暴露出第一金属电极100 ;同时移除部分牺牲氧化层11、缓冲层9，以将靠近第一沟槽100的DTI结构400的上端部分进行暴露，进而使得在后续过程中将第一沟槽100和第二沟槽200进行填充后，也会将暴露出的DTI结构400予以包覆，进而用于电压的调节，如图3F?3G所示。进一步的，暴露出的DTI结构400靠近的第一沟槽100为用于后续接地端(BSGND)引线的制备沟槽。
[0087]此外，在步骤S3中，还包括一沉积缓冲氧化层的步骤(图中未予以标示)，进而在后续填充第一沟槽100和第二沟槽200时，以形成对第一沟槽100侧壁所包含的硅层7的保护。
[0088]步骤S4:在第一沟槽100和第二沟槽200内填充金属材料13，进行平坦化(例如采用CMP工艺)处理后沉积一层阻挡层14覆盖在器件表面。之后对牺牲氧化层11、缓冲层9和介电层8进行刻蚀，形成第三沟槽300，用于后续接地端(在BSGND)的引出。
[0089]具体的，在沉积金属材料13将第一沟槽100和第二沟槽200进行填充并CMP后，先沉积一层阻挡层将器件的表面完全覆盖，之后进行图案化工艺，去除部分阻挡层，形成图31所示结构，剩余的阻挡层14只覆盖在填充材料13的上表面。
[0090]在本发明的实施例中，该阻挡层14为TaN，金属材料13为铜，具体可选用铜电镀工艺将第一沟槽100和第二沟槽200进行填充。
[0091 ] 步骤S5:沉积金属层15覆盖在阻挡层14上表面同时将第三沟槽300进行填充，进行图案化工艺，刻蚀金属层15形成位于第一沟槽上方的焊盘30、第三沟槽上方的接地引线40、遮光层50 ;同时将位于感光区的DTI结构400的上端部分予以暴露，暴露出的DTI结构400之间形成有沟槽，进而保证后续制备滤光层的步骤中，滤光层嵌入设置于感光区的DTI结构400中。由于此时的部分DTI结构400暴露在器件晶圆之上，且DTI结构400的填充材料为金属，因此可以作为图像传感器的金属栅。上述步骤完成后形成的器件如图3K所示。
[0092]在本发明的实施例中，该金属层15优选为铝。
[0093]步骤S6:沉积一层钝化层16将器件暴露的表面完全进行覆盖,如图3L所不,之后进行图案化工艺以在钝化层16中形成开口，将位于第一沟槽100正上方的金属层15予以暴露，为后续的连线做准备，如图3M所示。
[0094]步骤S7:进行滤光层的制备工艺以及堆栈式图像传感器的后段制程。该步骤中采用的技术手段为本领域所公知，故在此不予赘述。在此需要说明的是，形成金属栅60之后，直接进行滤光层的制备工艺，因此本发明所形成的金属栅60是嵌入设置在滤光层中。
[0095]采用如上技术方案相比较传统技术简化了其中间的许多步骤，提高了机台利用效率，进而减少了生产成本；同时在本实施例中，金属栅位于嵌入设置在器件晶圆之中，而器件晶圆中会制备有ro层，因此可有效避免串扰问题，提高了量子转换效率，提高图像的输出质量。
[0096]实施例四
[0097]本发明还提供了一种堆栈式图像传感器，如图4所示，该堆栈式图像传感器的滤光层是嵌入设置在金属栅中，因此制备出一种BCF(Buried Color Filter，掩埋式彩色滤光层)堆栈式图像传感器，相比较传统技术极大简化了工艺流程，降低生产成本；同时金属栅可嵌入设置在器件晶圆之中，因此可有效避免串扰现象的产生，提高输出的图像质量。
[0098]综上所述，由于本发明采用了如上技术方案，制备出一种新型的BCF(BUriedColor Filter，掩埋式彩色滤光层)堆栈式图像传感器，通过将滤光层嵌入设置在感光区的金属栅中，极大简化了工艺流程，减少了不必要的光罩使用次数；同时金属栅可嵌入设置在器件晶圆中，器件在工作时，可有效避免H)层中所出现的串扰现象，进而提高图像的输出质量。
[0099]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种堆栈式图像传感器制备方法，其特征在于，包括如下步骤: 提供一半导体器件，所述半导体器件包括一逻辑晶圆及键合在所述逻辑晶圆上方的器件晶圆，所述逻辑晶圆中嵌入设置有第一金属电极，所述器件晶圆中嵌入设置有第二金属电极； 在所述器件晶圆的上表面依次沉积介电层、缓冲层和牺牲氧化层后，刻蚀所述牺牲氧化层至所述器件晶圆中，形成第一沟槽； 继续部分刻蚀所述第一沟槽的底部至所述第一金属电极上表面，以形成位于第一沟槽下方的第二沟槽； 在所述第一沟槽和第二沟槽中填充金属材料后，继续沉积一层阻挡层，并刻蚀该阻挡层至所述器件晶圆的上表面，以形成用于后续接地端引出的第三沟槽； 依次沉积一金属层和一钝化层后，继续采用刻蚀工艺，以于所述器件晶圆上形成焊盘、接地引线、遮光器以及金属栅； 滤光层的形成以及图像传感器的后段制程； 其中，所述金属栅嵌入设置于所述滤光层中。
2.如权利要求1所述的制备方法，其特征在于，采用如下方法形成所述第一沟槽和第二沟槽: 提供所述半导体器件，所述逻辑晶圆和所述器件晶圆均设置有多层氧化层，且位于所述器件晶圆的顶部还设置有一硅层，所述第一金属电极嵌入设置于所述逻辑晶圆的其中一层氧化层中，且包含该第一金属电极的氧化层的上表面覆盖有一掩膜层，所述第二金属电极嵌入设置于所述器件晶圆的其中一层氧化层中； 在所述器件晶圆的上表面依次沉积介电层、缓冲层和牺牲氧化层后，进行图案化工艺，形成第一沟槽，该第一沟槽底部位于所述第二金属电极上方的一层氧化层中； 继续部分刻蚀所述第一沟槽的底部至所述第一金属电极上表面，以形成位于第一沟槽下方的第二沟槽。
3.如权利要求2所述的制备方法，其特征在于，在形成所述第一沟槽之后，还包括沉积一缓冲氧化层将所述第一沟槽及牺牲氧化层的表面进行覆盖， 且在形成第二沟槽的同时，去除位于第二金属电极上方的所述氧化层及所述缓冲氧化层，以将所述第二金属电极进行暴露。
4.如权利要求1所述的制备方法，其特征在于，在形成所述焊盘、接地引线、遮光层以及金属栅后，还包括一氧化工艺，形成一氧化保护层将所述焊盘、接地引线、遮光层以及金属栅予以包覆。
5.如权利要求4所述的制备方法，其特征在于，所述焊盘位于所述第一沟槽正上方， 且所述方法还包括: 采用图案化工艺去除位于所述第一沟槽上方的钝化层及氧化层，以将所述位于第一沟槽上方的金属层进行暴露。
6.一种堆栈式图像传感器制备方法，其特征在于，包括如下步骤: 提供一半导体器件，所述半导体器件包括一逻辑晶圆及键合在所述逻辑晶圆之上的器件晶圆，所述逻辑晶圆中嵌入设置有第一金属电极，所述器件晶圆中嵌入设置有第二金属电极；在所述器件晶圆的上表面依次沉积介电层、缓冲层后，并刻蚀所述缓冲层至器件晶圆中形成若干DTI结构，继续沉积一层牺牲氧化层覆盖在缓冲层及所述DTI结构的上表面；刻蚀所述牺牲氧化层、缓冲层、介电层至所述器件晶圆中形成第一沟槽； 继续部分刻蚀所述第一沟槽的底部至所述第一金属电极上表面，以形成位于第一沟槽下方的第二沟槽； 在所述第一沟槽和第二沟槽中填充金属材料后，继续制备一阻挡层将所述金属材料表面进行覆盖； 继续刻蚀所述牺牲氧化层至所述器件晶圆的上表面，以形成用于后续接地端引出的第三沟槽； 依次沉积一金属层和一钝化层后，继续采用刻蚀工艺，以于所述器件晶圆上形成焊盘、接地引线、遮光器以及金属栅，同时暴露出部分DTI结构； 滤光层的形成以及图像传感器的后段制程； 其中，所述滤光层嵌入设置在部分所述DTI结构中。
7.如权利要求6所述的制备方法，其特征在于，采用如下方法形成所述第一沟槽: 提供所述半导体器件，所述逻辑晶圆和所述器件晶圆均设置有多层氧化层，且位于所述器件晶圆的顶部还设置有一硅层，所述第一金属电极嵌入设置于所述逻辑晶圆的其中一层氧化层中，且包含该第一金属电极的氧化层的上表面覆盖有一掩膜层，所述第二金属电极嵌入设置于所述器件晶圆的其中一层氧化层中； 形成所述DTI结构并沉积所述牺牲氧化层后，进行图案化工艺，形成第一沟槽，该第一沟槽底部位于所述第二金属电极上方的一层氧化层中； 制备一缓冲氧化层覆盖在所述第一沟槽的表面及牺牲氧化层的上表面； 继续对所述第一沟槽的底部进行刻蚀至所述第一金属电极上表面停止，形成第二沟槽以将所述第一金属电极进行暴露。
8.如权利要求6所述的制备方法，其特征在于，所述方法还包括，在形成第二沟槽的同时，移除部分所述牺牲氧化层和缓冲层，以将靠近所述第一沟槽的部分DTI结构的上端部分进行暴露。
9.如权利要求8所述的制备方法，其特征在于，将所述第一沟槽和第二沟槽进行填充的同时，将暴露的DTI结构进行包覆。
10.如权利要求6所述的制备方法，其特征在于，所述焊盘位于所述第一沟槽正上方， 且所述方法还包括: 采用图案化工艺去除位于所述第一沟槽上方的钝化层及氧化层，以将所述位于第一沟槽上方的金属层进行暴露。
【文档编号】H01L27/146GK103972257SQ201410234232
【公开日】2014年8月6日 申请日期:2014年5月29日 优先权日:2014年5月29日
【发明者】高喜峰, 施喆天, 叶菁, 刑家明 申请人:豪威科技(上海)有限公司