超大面阵内线转移ccd的制作方法
【技术领域】
[0001]本发明涉及一种超大面阵(XD，尤其涉及一种超大面阵内线转移(XD。
【背景技术】
[0002]随着应用领域对超大面阵CCD的技术参数要求逐渐提高，超大面阵CCD的成像像元规模也从4096X4096逐渐演进到10000 X 10000，并且其规模还有进一步增长的趋势，由此带来的问题是:由于成像像元规模的扩大，多晶硅条的长度也随之增长，器件的电阻和对地电容也都相应变大了，这就导致了 RC时间常数的增加，最终使得器件帧频下降；
为了抑制帧频下降，就需要降低多晶硅条的RC时间常数，在对地电容无法改变的情况下，一种有效的途径是在多晶硅条上插入金属条来使其被分段短接，这就能有效降低施加电压两端间多晶硅条的长度，从而降低电阻；
由于超大面阵CCD诞生之初并未遇到前述的问题，现有的超大面阵CCD结构上没有多余的空间可以用来布设插入的金属线条，而贸然的改变现在的既有结构又会导致像元一致性或成品率的问题，影响成像质量或增加成本。
【发明内容】
[0003]针对【背景技术】中的问题，本发明提出了一种超大面阵内线转移CCD，包括成像区和多个水平转移区，所述成像区由多个按二维形式分布的成像像元组成，成像像元规模大于或等于10000X10000 ;所述多个水平转移区分布在成像区的上下两侧，成像区上侧的水平转移区数量与成像区下侧的水平转移区数量相同，成像区上对应单个水平转移区的矩形区域形成一个工作单元；所述成像像元中的第一多晶硅相和第二多晶硅相表面覆盖有第一金属层，单个工作单元内，位于同一列上的多个成像像元所对应的第一金属层互相连通，单个工作单元内互相连通的第一金属层形成第一引线层；其创新在于:
所述水平转移区通过一过渡区与成像区相连，多个水平转移区分别对应多个过渡区；所述过渡区由多个按二维阵列形式分布的假像元组成，单个过渡区内假像元的列数与单个工作单元内的成像像元列数相同；
所述假像元与成像像元的差异在于:假像元内没有设置光敏二极管，假像元上对应成像像元中光敏二极管的位置处由第一金属层覆盖，假像元表面覆盖有平坦化层，平坦化层表面覆盖有第二金属层；单个过渡区内，位于同一列上的多个假像元所对应的第一金属层互相连通，位于同一列上的多个假像元所对应的第二金属层互相连通；单个过渡区内互相连通的第一金属层形成第二引线层，单个过渡区内互相连通的第二金属层形成第三引线层；
互相对应的工作单元和过渡区之间，位置对应的第三引线层和第一引线层之间相互连通；
所述工作单元内的成像像元行数为偶数，在奇数行中选取一个成像像元形成A像元，在偶数行中选取一个成像像元形成B像元，相邻的奇数行和偶数行内的A像元和B像元形成一个连接点，单个工作单元内的多个连接点在横向上等间距错位分布；单个连接点所对应的A像元和B像元在横向上错位分布；所述A像元的第一多晶娃相与对应的第一金属层短接，所述B像元的第二多晶硅相与对应的第一金属层短接；
所述过渡区内的假像元行数为偶数，在奇数行中选取一个假像元形成C像元，在偶数行中选取一个假像元形成D像元，C像元所在列数与A像元所在列数相同，D像元所在列数与B像元所在列数相同；所述D像元所对应的第一金属层和第二金属层相互短接；所述C像元所对应的第三引线层与第一垂直时钟相连接，所述D像元所对应的第三引线层与第二垂直时钟相连接。
[0004]本发明的原理是:过渡区内的假像元不起成像作用，之所以采用假像元来构成过渡区，主要是为了使器件能够在工艺和结构上与成像区兼容；在成像区两侧设置了过渡区后，过渡区所占用的区域就为金属线的插入提供了空间，成像区中的连接点就能通过第一引线层、第二引线层和第三引线层连接到器件外围的压点上，这就可以在不改变现有器件的既有结构条件下，使金属线条插入得以实现，从而提高超大面阵内线转移CCD的帧频，保证器件性能不会随着成像像元规模的增加而出现劣化。
[0005]本发明的有益技术效果是:提供了一种新结构的超大面阵内线转移CCD，该器件能够在扩展成像像元规模的同时，保证行频不下降。
【附图说明】
[0006]图1、现有的超大面阵CXD结构示意图；
图2、本发明的超大面阵内线转移CCD结构示意图；
图3、本发明的电气原理示意图(图中虚线上下两侧分别为两个工作单元)；
图4、单个成像像元中，第一多晶硅相和第二多晶硅相的平面位置关系示意图；
图5、图4中A-A位置处的断面示意图；
图6、图4中B-B位置处的断面示意图；
图7、A像元上第一多晶硅相与第一金属层的连接位置示意图(图中Jl所示位置即为第一多晶硅相与第一金属层的连接位置)；
图8、B像元上第二多晶硅相与第一金属层的连接位置示意图(图中J2所示位置即为第二多晶硅相与第一金属层的连接位置)；
图9、图7中C-C位置处的断面示意图(图中Kl所示连接孔即对应图7中Jl所示的连接位置);
图10、图8中D-D位置处的断面示意图(图中K2所示连接孔即对应图7中J2所示的连接位置);
图U、C像元断面示意图；
图12、D像元断面示意图(图中K3所示连接孔即为第一金属层和第二金属层的连接位置)；
图中各个标记所对应的名称分别为:成像区1、成像像元1-1、A像元1-2、B像元1-3、第一多晶硅相1-4、第二多晶硅相1-5、水平转移区2、过渡区3、C像元3-2、D像元3_3、第一金属层4、第二金属层5、平坦化层6、复合介质层7、抗晕漏8、抗晕势皇9、外延层10、衬底层11、光敏二极管12、沟阻13、埋沟层14、抗晕栅15、氧化层16、转移势皇17、多晶硅氧化层18、多晶娃相19。
【具体