半导体器件的制造方法及半导体器件的制作方法
【技术领域】
[0001]本发明涉及一种半导体器件及半导体器件的制造方法，尤其涉及一种可适用于具有固态图像传感器的半导体器件及其制造方法的技术。
【背景技术】
[0002]为了实现高像素而在大尺寸的芯片中形成用于数码相机等的图像传感器(imagesensor)时，在制造工序中，由于无法通过I次曝光对整个芯片进行曝光处理，所以曝光处理分几次进行即分割曝光处理。
[0003]另外，在适用于搭载有自动对焦系统功能的数码相机中所用的相位差技术的固态图像传感器中，构成图像传感器的多个像素的每一个中至少分别设置有2个光电二极管，这种技术已广为人知。
[0004]专利文献I (日本特开平05 - 6849号公报)中，公开了如下技术，即在大尺寸的芯片中无法通过一个掩膜对整个芯片进行曝光时，可将之分割为多个掩膜进行曝光，此时，掩膜的分割位置被界定在形成于芯片主面上的多个像素之间的区域中。
[0005]专利文献2 (日本特开2008 — 263050号公报)中公开了如下技术，即像素与分割曝光的边界线的位置重合的技术。
[0006]专利文献I日本特开平05 — 6849号公报
[0007]专利文献2日本特开2008 - 263050号公报
【发明内容】
[0008]为了实现高画质而扩大像素面积、增加像素数量、以及因缩小芯片尺寸而导致图像传感器内的像素密度增加等，都将导致相邻像素间的元件隔离区域的宽度缩小。此时，如果通过专利文献I所公开的技术在像素之间的元件隔离区域中对用于曝光的掩膜进行分害J，就有可能因掩膜的位置偏差或隔离尺寸偏差而产生不良。如果为了避免出现这些问题而加大元件隔离区域的宽度，将难于实现像素的高密度化，从而导致出现半导体器件性能下降等问题。
[0009]本发明的所述内容及所述内容以外的目的和新特征将在本说明书的描述及【附图说明】中写明。
[0010]下面对本发明中所公开的具有代表性实施方式中的结构概要进行简单说明。
[0011]上述一实施方式中的半导体器件的制造方法就是，将曝光用掩膜的分割位置规定在在构成图像传感器的像素内形成的第I光电二极管和第2光电二极管之间的区域中。
[0012]根据本专利申请书所公开的一实施方式，可提高半导体器件的性能。尤其是可实现像素的高密度化，而且还能防止出现像素的特性偏差。
【附图说明】
[0013]图1所示的是本发明第I实施方式中半导体器件结构的概略图。
[0014]图2所示的是本发明第I实施方式中半导体器件的等价电路图。
[0015]图3所示的是本发明第I实施方式中半导体器件的平面布局图。
[0016]图4所示的是本发明第I实施方式中半导体器件的平面布局图。
[0017]图5所示的是本发明第I实施方式中半导体器件的平面布局图。
[0018]图6所示的是沿着图4中的A — A线截断的截面图。
[0019]图7所示的是本发明第I实施方式中半导体器件制造工序的流程图。
[0020]图8所示的是本发明第I实施方式中半导体器件制造工序的流程图。
[0021]图9所示的是本发明第I实施方式中半导体器件制造工序平面图。
[0022]图10所示的是接着图9之后的半导体器件制造工序的平面图。
[0023]图11所示的是接着图10之后的半导体器件制造工序的平面图。
[0024]图12所示的是接着图11之后的半导体器件制造工序的平面图。
[0025]图13所示的是接着图12之后的半导体器件制造工序的平面图。
[0026]图14所示的是本发明第2实施方式中半导体器件的平面布局图。
[0027]图15所示的是本发明第2实施方式的变形例中半导体器件的平面布局图。
[0028]图16所示的是本发明第3实施方式中半导体器件的平面布局图。
[0029]图17所示的是本发明第3实施方式的变形例中半导体器件的平面布局图。
[0030]图18所示的是本发明第4实施方式中半导体器件的平面布局图。
[0031]符号说明
[0032]AMI 放大晶体管
[0033]AR有源区
[0034]CP接触塞
[0035]DL边界线
[0036]DP层差
[0037]EI元件隔离区域
[0038]FD浮动传播区
[0039]GE栅电极
[0040]N1、N2 N-型半导体区域
[0041]PD1、PD2 光电二极管
[0042]PE2 像素
[0043]RST 复位晶体管
[0044]SC衬底接触部
[0045]SEL 选择晶体管
[0046]TX1、TX2传送晶体管
[0047]WL阱区域
【具体实施方式】
[0048]以下根据附图详细说明本发明的实施方式。为了说明实施方式的所有图中，原则上对具有同一功能的构件采用同一符号，另外，除了必要时除外，对于同样部分的内容不再进行重复说明。
[0049](第I实施方式)
[0050]下面通过图1至图6对本实施方式中的半导体器件进行说明。本实施方式中的半导体器件与固态图像传感器相关，尤其是与在一个像素内具有多个光电二极管的固态图像传感器相关。
[0051]图1所示的是与本发明第I实施方式中相关的固态图像传感器的结构的概略图。本实施方式中的半导体器件即固态图像传感器为CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)摄像传感器。如图1所示，固态图像传感器具有像素阵列部PEA、读出电路CC1、CC2、输出电路0C、行选择电路RC、以及控制电路C0C。
[0052]像素阵列部PEA中按行列状配置有多个像素PE。图1所示的X轴方向为沿着构成固态图像传感器的半导体衬底的主面的方向，即为沿着配置有像素PE的行方向。另外，沿着所述半导体衬底的主面的方向，即与X轴方向垂直相交的Y轴方向为沿着配置有像素PE的列方向。也就是说，像素PE按矩阵状排列配置。
[0053]多个像素PE分别根据所照射的光的强度生成信号。行选择电路RC以行为单位选择多个像素PE。由行选择电路RC选择的像素PE将所生成的信号输出到后述的输出线OL(请参照图2)。读出电路CC1、CC2以将像素阵列部PEA夹在中间的方式在Y轴方向上相互面对面配置。读出电路CC1、CC2分别读出从像素PE输出到输出线OL上的信号并将之输出到输出电路OC上。
[0054]读出电路CCl读出多个像素PE中位于该读出电路CCl侧的半个像素PE的信号，读出电路CC2读出该读出电路CC2侧所剩下的半个像素PE的信号。输出电路OC将读出电路CC1、CC2所读取的像素PE的信号输出到所述固态图像传感器的外部。控制电路COC对所述固态图像传感器的所有动作进行统筹管理，并对固态图像传感器的其他结构要素的动作进行控制。
[0055]接下来对图2所示的像素的电路进行说明。图1所示的多个像素PE的每一个都具有图2所示的电路。如图2所示，所述像素具有:进行光电转换的光电二极管HH、PD2 ;将在所述光电二极管PDl所产生的电荷进行传送的传送晶体管TX1、以及将在光电二极管PD2中所产生的电荷进行传送的传送晶体管TX2。另外，所述像素还具有:将从传送晶体管TXl、TX2传送来的电荷进行储蓄的浮动传播区FD ;以及将所述浮动传播区FD的电位进行放大的放大晶体管AMI。像素还具有选择晶体管SEL及复位晶体管RST。其中，所述选择晶体管SEL选择是否将经所述放大晶体管AMI放大的电位输出到与读出电路CC1、CC2 (请参照图1)的一方连接的输出线OL上；所述复位晶体管RST将光电二极管HH、PD2的负极及浮动传播区FD的电位初始化为规定电位。传送晶体管TX1、TX2、复位晶体管RST、放大晶体管AMI及选择晶体管SEL如都为N型MOS晶体管。
[0056]光电二极管HH、PD2各自的正极上施加有负极侧电源电位即接地电位GND，而光电二极管ro1、TO2的负极分别与传送晶体管TX1、TX2的源极耦合。浮动传播区FD分别与传送晶体管TX1、TX2的漏极、复位晶体管RST的源极、以及放大晶体管AMI的栅极耦合。所述复位晶体管RST的漏极和放大晶体管AMI的漏极上都施加有正极侧电源电位VCC。所述放大晶体管AMI的源极与所述选择晶体管SEL的漏极耦合。选择晶体管SEL的源极与输出线OL耦合(所述输出线OL与上述读出电路CC1、CC2之一耦合)。
[0057]下面对像素的动作进行说明。首先，向所述传送晶体管TX1、TX2及复位晶体管RST的栅电极施加规定的电位，而所述传送晶体管TX1、TX2及复位晶体管RST都成为导通状态。如此一来，残留在所述光电二极管H)1、PD2中的电荷及储蓄在所述浮动传播区FD中的电荷将朝向正极侧电源电位VCC流动，所述光电二极管PD1、PD2及所述浮动传播区FD的电荷将被初始化。之后，复位晶体管RST将变为截止状态。
[0058]接下来，入射光将照射到光电二极管ro1、PD2的PN节上，再通过所述光电二极管PDU PD2进行光电转换。结果，在所述光电二极管HH、PD2上都将产生电荷。再通过所述传送晶体管TX1、TX2将所有电荷传送到浮动传播区FD。所述浮动传播区FD储蓄所传送过来的电荷。由此，所述浮动传播区FD的电位将发生变化。
[0059]接下来，所述选择晶体管SEL成为导通状态，通过所述放大晶体管AMI将变化后的浮动传播区FD的电位放大，之后再将之输出到输出线OL上。接着，再由所述读出电路CC1、CC2中的一个来读出输出线OL的电位。另外，在进行相位差分式的自动对焦时，所述光电二极管HH、PD2每一个上的电荷并非被所述传送晶体管TX1、TX2同时传送到浮动传播区FD上，而是依次将各电荷读出并进行传送，并分别从所述光电二极管H)1、PD2读取电荷的値。摄像时，所述光电二极管ro1、PD2每一个上的电荷同时被传送到所述浮动传播区FD上。
[0060]图3、图4所示的是像素PE的平面布局图。图6所示的是沿着图4的A — A线截断的截面图。图3所示的是将图1的像素阵列部PEA进行部分放大后的平面布局图，图4所示的是将图3中的I个像素PE2进行放大后的平面布局图。图5所示的是将图3中的I个像素PEl进行放大后的平面布局图。图3至图5中，并未示出设置在所述光电二极管及其外围晶体管等之上的层间绝缘膜、布线及微镜头(Micro Lens)等的图示。另外，图3的各像素的布局中，仅示出了形成有光电二极管受光部的有源区布局的概略图。
[0061]如图3所示，在构成固态图像传感器的半导体衬底的上表面上，多个像素PEl在X轴方向及Y轴方向上按行列状排列。另外，在构成固态图像传感器的半导体衬底的上表面上，多个像素PE2按X轴方向排列成I列。像素PE1、PE2每一个的外缘都被元件隔离区域(元件隔离结构)EI围住。也就是说，各像素有源区的布局由像素外围的元件隔离区域EI决定。
[0062]如图3所示，按阵列状并排的多个像素中，仅有I列由多个像素PE2构成，其余由均由像素PEl构成。也就是说，所述多个像素PE2按X轴方向(第I方向)排列，对于各像素PE2来说，在Y轴方向(第2方向)上排列配置有多个像素PEl。也就是说，在像素阵列部PEA中排列配置的像素PE(请参照图1)中，几乎全由像素PEl构成，在像素阵列部PEA的中央部中，仅在X轴方向上排列配置的I列像素PE(请参照图1)由像素PE2构成。
[0063]从平面上看，像素PEl几乎形成矩形形状。与此相反，从平面上看，像素PE2为在一个方向上存在偏差的形状，构成像素PE2的矩形形状的4个边中，在外缘上平行的2个边的每一个上都存在层差DP。如上所述，按行列状排列的多个像素中，仅在I列像素PE2中产生偏差，这是由于像素PE2位于固态图像传感器的形成工序中所使用的2个掩膜中各个曝光区域的边界上的缘故。
[0064]如图4所示，I个像素PE2面积的大部分都被形成有光电二极管Η)1、PD2的受光部占有了。如上所述，I个像素PE2具有2个光电二极管。也就是说，从平面上看，以I个微镜头ML(请参照图6)分别与2个光电二极管HH、PD2重叠的方式进行配置。
[0065]像素PE2内，所述受光部的外围配置有多个外围晶体管及衬底接触部SC，受光部、外围晶体管及衬底接触部SC各自的有源区的外缘都被元件隔离区域EI围住。此时的外围晶体管分别指复位晶体管RST、放大晶体管AMI及选择晶体管SEL。
[0066]各外围晶体管形成在同一有源区中，所述有源区沿着上述受光部的有源区AR的I个边按X轴方向延伸。另外，形成有衬底接触部SC的有源区沿着上述受光部的有源区AR其他I个边按Y轴方向延伸。有源区AR的其他I个边即不与外围晶体管及衬底接触部SC邻接的I个边上，形成有将有源区AR的光电二极管PDl作为源极区域的传送晶体管TXl、以及将有源区AR的光电二极管PD2作为源极区域的传送晶体管TX2。
[0067]各外围晶体管、传送晶体管TXl及TX2具有按Y轴方向延伸的栅电极GE。栅电极GE如由多晶硅构成，且在半导体衬底上经由栅极绝缘膜(图中未示出)而形成。