阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其是涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]薄膜晶体管(ThinFilm Transistor，简称为TFT)的栅极(Gate)与源极(Source)形成的电容(简称Cgs)是像素(Pixel)电位被栅极电位拉低的决定性因素。在TFT制造工艺中，Gate层与SD层容易产生交叠偏移(Overlay)，普通的TFT设计无法保证Cgs不变，Cgs越大，则Pixel被拉低的电位(AVp)也越大，在极性反转的时候同一信号电压形成的灰阶差异也越大，画面会产生闪烁(Flicker)，因此，需要额外设计能够对Cgs形成补偿的方案。Cgs补偿设计在薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称为TFT-1XD)的像素设计中具有广泛应用，其主要功能是保证Cgs的稳定性，防止Flicker等显示不良现象的发生。
[0003]—般情况下，可以通过将公共电极(COM)电位调节至信号电压中间值就可以补偿A Vp产生的影响，但是如果同一批产品的Cgs存在差异，则会给COM电极的电位补偿带来困难，从而降低产品的显示效果，因此这种Cgs补偿方案效果并不理想。
[0004]因此，针对TFT-1XD由于栅极与源极之间形成的电容Cgs不稳定容易产生闪烁等显示不良的问题，现有技术中并没有提供一种有效的解决方案。
【发明内容】
[0005]本发明的主要目的在于提供一种能够保证Cgs的稳定性，从而防止闪烁等显示不良的发生的Cgs补偿设计方案，而且不会增加Gate线的负载和降低像素的开口率。
[0006]为了达到上述目的，本发明提供了一种阵列基板，包括设置在衬底基板上的栅极及源极，所述源极具有与像素电极连接的第一端，以及与所述第一端方向相反的第二端，所述第二端具有一延展部，所述延展部在所述衬底基板上的正投影区域超出所述栅极在所述衬底基板上的正投影区域。
[0007]优选地，所述源极呈长条型。
[0008]优选地，所述延展部的长度范围为Ium?5um。
[0009]优选地，所述延展部的长度为1.5um。
[0010]优选地，所述源极平行于与所述薄膜晶体管连接的数据线。
[0011]优选地，所述阵列基板还包括:与所述源极和所述数据线同层形成的漏极，其中，所述漏极与所述数据线连接且方向一致，所述源极平行于所述漏极。
[0012]优选地，所述源极垂直于与所述薄膜晶体管连接的数据线。
[0013]优选地，所述阵列基板还包括:与所述源极和所述数据线同层形成的漏极，其中，所述漏极与所述数据线连接且方向垂直，所述源极平行于所述漏极。
[0014]优选地，所述延展部的宽度与所述源极的宽度相同。
[0015]本发明还提供了一种显示装置，该装置包括:上述阵列基板。
[0016]本发明还提供了一种阵列基板制作方法，该方法包括:在衬底基板上形成栅极；在所述栅极上形成具有一延展部的源极，所述源极具有与像素电极连接的第一端，以及与所述第一端方向相反的第二端，所述延展部位于所述第二端的末端，所述延展部在所述衬底基板上的正投影区域超出所述栅极在所述衬底基板上的正投影区域。
[0017]优选地，形成具有所述延展部的所述源极，包括:同层形成漏极、与所述漏极连接且方向一致的数据线以及所述源极，其中，所述源极的所述第二端上形成有所述延展部，所述源极与所述数据线方向平行。
[0018]优选地，形成具有所述延展部的所述源极，包括:同层形成漏极、与所述漏极连接且方向垂直的数据线以及所述源极，其中，所述源极的所述第二端上形成有所述延展部，所述源极与所述数据线方向垂直。
[0019]优选地，形成的所述延展部的长度的范围为Ium?5um。
[0020]与现有技术相比，本发明所述的阵列基板及其制作方法、显示装置，能够使栅极和源极之间性的电容Cgs更加稳定，保证了像素被拉低的电位和极性反转时信号电压形成的灰阶差异的稳定性，可以防止闪烁等显示不良的发生，而且不会增加Gate线的负载和降低像素的开口率。
【附图说明】
[0021]图1是根据现有技术的Cgs正性补偿方案的设计示意图；
[0022]图2是根据本发明实施例的阵列基板的源极平行于数据线时的Cgs负性补偿设计示意图；
[0023]图3是根据本发明实施例的阵列基板的源极垂直于数据线时的Cgs负性补偿设计不意图；以及
[0024]图4是根据本发明实施例的阵列基板制作方法流程图。
【具体实施方式】
[0025]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0026]针对TFT-1XD由于栅极与源极之间形成的电容Cgs不稳定容易产生闪烁等显示不良的问题，除了通过调节COM电极的电位对Cgs进行补偿的方式外，业内还有一些改进型的Cgs补偿设计方案，例如，目前业内通用的Cgs补偿设计方案是将TFT的S极连接Pixel的一端伸长，从而形成S极与Gate极的交叠偏移(Overlap)，业内通常称之为Cgs正性补偿方案(为便于理解该Cgs正性补偿方案的设计方式，请参考图1，图1是根据现有技术的Cgs正性补偿方案的设计示意图)，采用这种Cgs正性补偿方案可以保证Cgs的稳定性，但是却额外增加了 Cgs值，这容易增加Gate线的负载，而且会损失或降低像素的开口率。
[0027]基于此，本发明从上述正性补偿设计方案容易产生的问题出发，提供一种思路不同的Cgs补偿设计方案(可以称之为Cgs负性补偿方案)，以避免产生上述Cgs正性补偿方案带来的Gata线负载增加和像素开口率降低的缺陷。
[0028]本发明实施例提供了一种阵列基板。该阵列基板包括设置在衬底基板上的栅极及源极，其中，所述源极具有与像素电极连接的第一端，以及与所述第一端方向相反的第二端，所述第二端具有一延展部，所述延展部在所述衬底基板上的正投影区域超出所述栅极在所述衬底基板上的正投影区域(也就是说，延展部与栅极形成一个正投影方向上的交置)O
[0029]可以看出，本发明实施例是对源极与像素连接的一端的相反一端进行延展设计，从而得到一个延展部，该延展部可以与栅极形成一个补充电容结构，通过该补充电容结构，可以使栅极和源极之间的电容Cgs变得更加稳定。
[0030]本发明实施例提供的所述阵列基板中，所述源极呈长条型(即对应于I型TFT沟道)。也就是说，本发明实施例可以利用I型TFT沟道，在TFT的S极末端延长至Gate极夕卜，从而形成无Overlap的补偿点(补偿电容结构)，从而形成针对Cgs的负性补偿设计，这种负性补偿不需要增加Cgs的值，不增加对Gate的电路负载，且不会牺牲像素的开口率。
[0031]为了使这种Cgs负性补偿方案得到的Cgs更加稳定且对Gate的电路负载以及像素开口率的影响更小，可以对延展部的长度进行优选设计。本发明实施例提供的所述阵列基板中，所述延展部的长度范围可以为Ium?5um。也就是说，设计的所述延展部可以在该长度范围内进行长度值的选取，这样可以使得形成补偿电容Cgs更加稳定。
[0032]当然，在实际设计工艺中，对延展部的长度还可以在上述长度范围内进行进一步的优选，本发明实施例提供的所述阵列基板中，所述延展部的长度为1.5um。该长度值的选取，是根据多次的试验结果进行最优选取的。
[0033]本发明实施例提供的所述阵列基板中，所述源极平行于与所述薄膜晶体管连接的数据线。为便于理解，请参考图2(图2是根据本发明实施例的阵列基板的源极平行于数据线时的Cgs负性补偿设计示意图)，如图2所示，所述阵列基板还包括:与所述源极和所述数据线同层形成的漏极，其中，所述漏极与所述数据线连接且方向一致，所述源极平行于所述漏极。自然地，源极也就与数据线方向平行了，此时，所述延展部的延伸方向亦与数据线的方向平行，所述延展部与栅极在正投影方向上形成一个Cgs补充点，即图2中的A区域。
[0034]以HADS(高开口率-高级超维场开关)产品为例，I型(为长条型)的源极(Source极)按照平行于数据(Data)线方向摆放，可以将Source极末端设计成超出Gate层I μ?5um,当SD层与Gate层沿X方向(垂直于