电位差很大，因分割曝光导致在边界线上产生曝光位置偏移，元件隔离区域的宽度变小时，像素间容易产生漏泄电流。特别是在构成像素的外围晶体管中，由于施加了比像素内的光电转换部更高的电位，所以在规定的像素的光电二极管和其他像素的外围晶体管接近时，容易产生漏泄电流。
[0099]对此，在夹着边界线的2个曝光区域的每一个中形成的图案因掩膜的位置对准偏差而出现偏移，所以预先将像素间的元件隔离区域的宽度设为较大，以确保对于位置偏移的容限(margin)。但此时，由于固态图像传感器中的像素密度低而导致受光部的面积降低，因而将会出现摄像时的图像质量下降等问题。另外，在像素阵列部内的元件隔离区域中，仅考虑将边界线重合的元件隔离区域的宽度加大，此时，由于按行列状排列的多个像素排列不均，所以难于通过固态图像传感器获得正确的图像。
[0100]上述画质低下的问题，在以拍摄动态图像为主要目的的数码相机中这个问题不太明显。但是在搭载有无法通过I次曝光就对芯片的所有范围都进行曝光的大型固态图像传感器的数码相机，如数码单反相机中，都是以拍摄静态图像为主要目的而非动态图为目的。一般认为，比起动态图像来说，静态图像对于画质的要求更高，所以，大型固态图像传感器中，如果如上所述因为将分割曝光的边界线规定在像素之间而导致固态图像传感器性能下降的话，将造成很大的问题。
[0101]因此，本实施方式的半导体器件中，在半导体衬底的主面上作为I个固态图像传感器的区域中，将第I区域和第2区域分别进行曝光处理时，将第I区域和第2区域的边界规定在分别形成有像素内的第I光电二极管和第2光电二极管的区域之间的区域上且与该区域重合。也就是说，边界线不与像素之间的元件隔离区域重合，而是与像素重合，且在像素内的2个光电二极管之间不与这些光电二极管重合。
[0102]换言之便是，本实施方式中的固态图像传感器是将衬底上表面的第I区域和第2区域分别进行分割曝光而形成的，第I区域和第2区域之间的边界线所跨过的像素内的第I光电二极管和第2光电二极管之间夹着所述边界线彼此隔离而形成。
[0103]如上所述，在决定了边界线位置后进行分割曝光并形成固态图像传感器时，如图3及图4所示，像素PE2的受光部即有源区AR从平面上看，是一个平行的2个边分别位于与边界线DL重合的位置且稍微偏离特定方向的形状。因此，所述2个边的每一边上都存在层差DP。
[0104]也就是说，有源区AR中形成于第I区域的部分和形成于第2区域的部分从平面上看，相互偏离一个方向而形成。因此，第I区域和第2区域之间的边界上，从平面上看，有源区AR外缘的布局上存在层差DP。
[0105]换言之便是，与本实施方式中的半导体器件即固态图像传感器一样，像素阵列部中按行列状排列的像素的布局是以与其中I列像素重合的线为界线且偏离特定的方向，这意味着所述固态图像传感器通过分割曝光处理形成，且曝光的分割位置与所述I列像素重合。如图4所示，在完成后的像素PE2的布局中，有源区AR的外缘上平行的2个边的每一个上都产生层差DP，且将这2个层差DP进行连接的边界线DL不与光电二极管PD1、PD2重合。因此，以使分割曝光的边界线位于形成有第I光电二极管和第2光电二极管各个区域之间的方式来规定分割位置。
[0106]另外，分割曝光中进行多次曝光的处理中，如果掩膜的位置对准不存在偏差，虽然所形成的像素的布局中不存在层差DP，但由于非常难于在不存在位置偏差的情况下将掩膜进行位置对准，所以如图3及图4所示，沿着边界线DL形成多个层差DP。
[0107]与本实施方式一样，通过将分割曝光的边界线DL规定在与像素PE2重合的区域中，与将边界线界定在相邻的两个像素之间的情况相比，可防止因像素间的元件隔离区域EI的尺寸偏差而引起的元件间的绝缘性下降。另外，由于无需考虑像素间的元件隔离区域EI的尺寸偏差而确保较大的尺寸宽度的容限，因此可缩小元件隔离区域EI的尺寸及扩大像素的面积，从而提高固态图像传感器的性能。另外，由于无需考虑像素间的元件隔离区域EI的尺寸偏差而确保与边界线重合的元件隔离区域EI的较大的尺寸宽度的容限，所以可防止像素阵列区域内的元件隔离区域EI的尺寸偏差。
[0108]本实施方式中，因边界线DL与像素PE2重合，将会使与有源区AR重合的区域中出现图案的位置偏差，使光电二极管H)1、PD2之间的距离更近。但是，在固态图像传感器动作时，像素PE2内的光电二极管HH、PD2之间的电位差比相邻的两个像素间的电位差小。因此，即使光电二极管ro1、PD2之间的距离很近，也可如上所述，将分割曝光的边界线规定在像素之间，与两个像素靠近时相比，可防止产生漏泄电流。
[0109]上述防止漏泄电流的方法，可适用于因掩膜的位置对准偏差引起的光电二极管的位置偏移时、以及因掩膜边沿的制造精度低而引起的对掩膜边沿附近的掩膜图案进行曝光而形成的光电二极管的尺寸精度低等情况。因此，可防止像素间的漏泄电流，且可缩小像素间的元件隔离区域EI的宽度，所以可更容易实现固态图像传感器中像素的高密度化。
[0110]另外，像素PE2内，即使光电二极管ro1、PD2之间产生漏泄电流，由于光电二极管PDUPD2作为I个光电二极管运行的，所以即使与没产生所述漏泄电流时相比，图像传感器所获得的图像也不会发生变化。因此，与上述的将边界线规定在像素之间的情况相比，本实施方式的半导体器件中，可防止固态图像传感器摄像性能下降。
[0111]另外，将分割曝光的边界线规定在像素之间时，即使通过不同的曝光工序形成的相邻两个图案以曝光处理的分割位置作为边界形成于偏移的位置上，在像素间的元件隔离区域上也不会形成与层差一样的偏差。因此，将难于通过SEM(Scanning ElectronMicroscope，扫描电子显微镜)观察等来目视确认因分割曝光而产生的图案之间的偏差。因此，将难于在与最初形成有源区的形成位置对准的位置上形成在规定有源区的工序之后形成的栅电极、接触孔或布线等图案。因此，有可能造成固态图像传感器的性能偏差。
[0112]对此，本实施方式中，通过在上述位置上进行分割曝光，便可在有源区AR和元件隔离区域EI的边界上形成层差DP。而且，可容易通过目视确认到所述层差DP即段的偏差。例如，进行2次分割的曝光时，虽然端部的尺寸误差比各曝光区域内的中央部分的更大，但此时，通过各曝光处理后的尺寸测量工序等，便可更容易确认所述图像/影像区域的端部位置上的层差DP。
[0113]因此，在进行尺寸检查等时通过SEM观察也可很容易发现层差DP，结果可有效地进行尺寸检查。由此，对于因分割曝光造成位置偏差而形成的有源区，可以更容易地抑制杂质的参入区域的位置偏差，或是栅电极GE等的形成位置的偏差，从而可防止半导体元件的性能偏差。因此，可提高固态图像传感器的性能。
[0114]另外，本实施方式中，由于可以提高像素的密度，且可增加设在像素阵列部的光电二极管的数量，所以可高速且高精度地进行自动测焦。通过数码相机拍摄动态图像时，能否高速进行自动测焦非常重要，所以在使用了本实施方式中的固态图像传感器的数码相机中，可提高动态图像的摄影功能。
[0115]如上所述，根据本实施方式，由于提高了固态图像传感器的撮像性能及自动测焦性能，所以也可提高半导体器件的性能。
[0116]另外，本实施方式中公开了将作为光电二极管的P型阱区域作为正极，将N_型半导体区域即扩散层作为负极时的技术。但并不仅限于此，由N型阱和所述N型阱中的P—型扩散层构成的光电二极管、以及具有光电二极管的固态图像传感器(所述光电二极管的表面上存在与表面像素阱为相同导电型的扩散层)中，也具有同样的效果。另外，固态图像传感器的种类也不仅限于CMOS摄像传感器，通过CCD (Charge Coupled Device,电荷親合装置)也可实现同样的结构，因此也可获得如上所述的効果。
[0117]下面通过图3至图13来说明本实施方式中的半导体器件即固态图像传感器的制造方法。图7及图8所示的是本实施方式中相关的固态图像传感器的制造方法流程图。图9至图13所示的是本实施方式中半导体器件的制造工序的平面图。下面以像素的制造方法为中心进行说明。
[0118]首先，准备具有作为半导体芯片的多个区域的半导体衬底(请参照图7的步骤SI)。接下来，通过离子注入法等对半导体衬底的主面注入P型杂质(如B(硼))，以在半导体衬底的主面内形成阱区域WL(请参照图11)(请参照图7的步骤S2)。
[0119]接下来，通过光刻技术在阱区域上形成元件隔离区域，在半导体衬底的上表面分别划出构成像素阵列部内的多个像素的有源区(图7的步骤S3)。此时，在半导体衬底的主面上也划出形成有像素阵列部之外的读出电路CC1、CC2及输出电路OC(请参照图1)等区域内的有源区。通过用图8至图11对通过形成元件隔离区域划出有源区的工序进行详细说明。
[0120]图8所示的是在图7的步骤S3中形成元件隔离区域的工序中所进行的多个工序的详细流程。图8中，通过LOCOS (local oxidat1n of silicon，娃的局部氧化)方式形成由氧化娃膜构成的元件隔离区域的流程。另外，也可通过STI (shallow trench isolat1n，浅槽隔离)方式形成元件隔离区域EI。
[0121]首先，如图9所示，在半导体衬底SB上形成具有氧化硅膜及氮化硅膜的层积结构的保护膜IFl (请参照图8的步骤S301)。接着在保护膜IFl上形成光致抗蚀剂膜PR (请参照图8的步骤S302)。另外，图9所示的平面图中，省略掉了覆盖光致抗蚀剂膜PR的保护膜IFl、阱区域WL以及半导体衬底SB。
[0122]接下来，用2张形成有规定的掩膜图案的光掩膜对光致抗蚀剂膜PR进行曝光(请参照图8的步骤S303)。此时，对光致抗蚀剂膜PR进行分割曝光。图9所示的是在图8的步骤S303中进行分割曝光处理的状态的平面图。图9中，用虚线标出上述曝光处理的预定曝光区域及予定非曝光区域之间的边界。此虚线所示的边界与在之后的工序中形成的有源区和元件隔离区域之间的边界对应。
[0123]此时的分割曝光并非指通过I次曝光处理对在半导体衬底SB的面上排列的第I区域IA及第2区域IB进行曝光，而是分别对各个区域进行I次曝光处理，共进行2次曝光，从而对半导体芯片的整个区域都进行曝光。另外，本实施方式中对于将成为I个半导体芯片的整个区域分割为2个曝光区域，并进行2次曝光的情况进行了说明，但并不仅限于此，对于I个半导体芯片的整个区域进行的曝光次数及所分割的曝光区域的数量也可为3个及以上。
[0124]如图9所示，从平面上看，光致抗蚀剂膜PR中的分割曝光的边界线DL至少与半导体衬底SB中形成有特定像素的有源区的区域重合。具体地说就是，边界线DL与之后的工序中按阵列状形成的多个像素中的、形成有属于一列的多个像素的各个受光部的有源区重合，而且，所述有源区内在之后的工序中形成的2个光电二极管之间的区域中，沿着X轴方向按直线状延伸。形成有上述2个光电二极管的区域是指在受光部即有源区内，在半导体衬底SB的上表面形成有N_型杂质区域的区域。
[0125]如上所述，本实施方式中，将光致抗蚀剂膜PR分割为2个曝光区域即第I区域和第2区域进行曝光。也就是说，分别对第I区域及第2区域进行个别曝光处理。此时要分别准备对应2个曝光区域的掩膜图案。也就是说，图8的步骤S303的曝光处理中，使用了2种掩膜图案。
[0126]接下来如图10所示，通过对曝光后的光致抗蚀剂膜PR进行显影以对所述光致抗蚀剂膜PR进行构图(图8的步骤S304)。图10示出了构图后的光致抗蚀剂膜PR。如图10所示，构图后的光致抗蚀剂膜PR在彼此接近边界线DL而邻接的第I区域和第2区域之间，光致抗蚀图为以边界线DL为界成为在X轴方向上偏移的形状。这是由于在对第I区域和第2区域的光致抗蚀剂膜PR分别进行曝光时，在各曝光处理过程中所使用的2种掩膜图案之间，在X轴方向上出现位置偏差的缘故。结果，光致抗蚀剂膜PR的侧面上，以分割曝光的边界线DL为界出现了层差RDP。另外，在上述2种掩膜图案之间，不仅在X轴方向上，也可在Y轴方向上产生位置偏移。
[0127]此时，通过上述显影，在除去了光致抗蚀剂膜PR的区域中，保护膜IFl的上表面从光致抗蚀剂膜PR露出。光致抗蚀剂膜PR覆盖形成有多个构成像素的有源区。也就是说，保护膜IFl露出的区域为在之后的工序中形成元件隔离区域的区域。
[0128]接下来如图11所示，将光致抗蚀剂膜PR作为掩膜，通过蚀刻除去从光致抗蚀剂膜PR露出的保护膜IFl (图8的步骤S305)。之后再除去用做蚀刻掩模的光致抗蚀剂膜PR(图8的步骤S306)。接下来对半导体衬底SB进行氧化处理(图8的步骤S307)。此时，半导体衬底SB的上表面中形成有保护膜IFl的部分不被氧化，仅是从保护膜IFl露出的部分被氧化。因此，半导体衬底SB上形成有将具有多个有源区AR的有源区进行界定的元件隔离区域EI。之后，除去保护膜IFl而留下元件隔离区域EI(图8的步骤S308)。由此，便可使覆盖保护膜IFl的有源区的半导体衬底SB的主面露出。
[0129]图11所示的是执行图8的步骤S308后所得到的结构，为成为I个像素的区域的平面图。成为I个像素的区域具有成为受光部的有源区AR、以及在其外围形成的2个有源区。有源区AR为在之后的工序中在其内侧形成2个光电二极管的区域。半导体衬底SB上排列形成的多个像素中，在与边界线DL重合的列的多个像素的有源区AR上