启用间隔物的多晶硅栅极的制作方法
【技术领域】
[0001]本发明涉及半导体集成电路(IC)制造，且更特定来说，涉及在半导体裸片(例如，集成电路裸片)制造期间在其上形成多晶娃绝缘栅极的子光刻图案(sub-lithographicpattern)。
【背景技术】
[0002]用于半导体裸片中的绝缘栅极晶体管(例如，也称为金属氧化物场效应晶体管(MOSFET)的绝缘栅极场效应晶体管(IGFET)及绝缘栅极双极晶体管(IGBT))的图案化多晶硅绝缘栅极的大小的减小已受到可用的光刻工艺限制。随着由形成这些晶体管的光刻掩蔽工艺中的改进引起的在所述半导体裸片上的这些晶体管的数目增加，与这些不断减小大小的晶体管一起使用的绝缘栅极已不能够在大小上与所述更小晶体管成比例地减小。
【发明内容】
[0003]因此，需要一种方法来在不受可用于制造半导体集成电路的光刻工艺的限制的情况下减小用于晶体管的图案化绝缘栅极的大小。
[0004]根据实施例，一种用于在半导体集成电路裸片上形成绝缘多晶硅栅极的方法可包括以下步骤:将第一电介质沉积于半导体衬底的面上；在第一电介质中建立至少一个沟槽向下到半导体衬底的面；将间隔物薄膜沉积在第一电介质上，包含至少一个沟槽的壁及底部；从第一电介质的面及暴露半导体衬底的面的至少一个沟槽的底部移除间隔物薄膜的部分，其中仅间隔物薄膜保留在至少一个沟槽的壁上；将第二电介质沉积在第一电介质上方及至少一个沟槽的壁上的间隔物薄膜之间且足够填充在其之间的间隔；移除第一电介质及第二电介质的一部分直到可在第一电介质与第二电介质之间暴露间隔物薄膜的实质上平坦顶部部分；移除在第一电介质与第二电介质之间的间隔物薄膜直到半导体衬底的暴露面，借此在其中留下至少两个窄沟道；在所述至少两个窄沟道的底部的半导体衬底的暴露面上生长栅极氧化物；将多晶硅沉积在第一电介质及第二电介质的面上且沉积到至少两个窄沟道中；移除在第一电介质及第二电介质的面上的多晶硅的部分且移除在至少两个窄沟道中的所述多晶硅的顶部部分；从半导体衬底的面移除第一电介质及第二电介质，留下其上的多晶硅与栅极氧化物；及将多晶硅的部分与栅极氧化物的部分分开为用于绝缘栅极晶体管的独立绝缘栅极。
[0005]根据所述方法的进一步实施例，沉积第一电介质的步骤可包括在半导体衬底的面上将第一电介质沉积到从约5纳米到约1000纳米的厚度的步骤。根据所述方法的进一步实施例，建立至少一个沟槽的步骤可包括在第一电介质中建立具有从约5纳米到约1000纳米的宽度的至少一个沟槽的步骤。根据所述方法的进一步实施例，沉积间隔物薄膜的步骤可包括将间隔物薄膜沉积到从约5纳米到约1000纳米的厚度的步骤。根据所述方法的进一步实施例，沉积第二电介质的步骤可包括将第二电介质沉积到从约5纳米到约1000纳米的厚度的步骤。根据所述方法的进一步实施例，多晶硅及栅极氧化物的宽度可为从约5纳米到约500纳米。
[0006]根据所述方法的进一步实施例，间隔物薄膜可包括二氧化硅。根据所述方法的进一步实施例，第一电介质可包括氮化硅。根据所述方法的进一步实施例，第二电介质可包括氮化娃。
[0007]根据所述方法的进一步实施例，将多晶硅的部分与栅极氧化物的部分分开的步骤可包括使用反应性离子蚀刻(RIE)将多晶硅的部分与栅极氧化物的部分分开的步骤。根据所述方法的进一步实施例，RIE可为侵蚀性的。根据所述方法的进一步实施例，将多晶硅的部分与栅极氧化物的部分分开的步骤可包括在多晶硅的部分与栅极氧化物的部分之间建立通孔的步骤。
[0008]根据另一实施例，一种半导体裸片可包括多个绝缘栅极晶体管，其中建立所述晶体管的绝缘栅极可包括以下步骤:将第一电介质沉积在半导体衬底的面上；在第一电介质中建立至少一个沟槽向下到半导体衬底的一面；将间隔物薄膜沉积在第一电介质上，包含至少一个沟槽的壁及底部；从第一电介质的面及暴露半导体衬底的面的至少一个沟槽的底部移除间隔物薄膜的部分，其中仅间隔物薄膜保留在至少一个沟槽的壁上；将第二电介质沉积在第一电介质上方及至少一个沟槽的壁上的间隔物薄膜之间且足够填充在其之间的间隔；移除第一电介质及第二电介质的一部分直到可在第一电介质与第二电介质之间暴露间隔物薄膜的实质上平坦顶部部分；移除在第一电介质与第二电介质之间的间隔物薄膜直到半导体衬底的暴露面，借此在其中留下至少两个窄沟道；在至少两个窄沟道的底部的半导体衬底的暴露面上生长栅极氧化物；将多晶硅沉积在第一电介质及第二电介质的面上且沉积到至少两个窄沟道中；移除在第一电介质及第二电介质的面上的多晶硅的部分且移除在至少两个窄沟道中的所述多晶硅的顶部部分；从半导体衬底的面移除第一电介质及第二电介质，留下其上的多晶硅与栅极氧化物；及将多晶硅的部分与栅极氧化物的部分分开为用于绝缘栅极晶体管的独立绝缘栅极。
[0009]根据进一步实施例，第一电介质可具有从约5纳米到约1000纳米的厚度。根据进一步实施例，至少一个沟槽可具有从约5纳米到约1000纳米的宽度。根据进一步实施例，间隔物薄膜可具有从约5纳米到约1000纳米的厚度。根据进一步实施例，第二电介质可具有从约5纳米到约1000纳米的厚度。根据进一步实施例，多晶硅及栅极氧化物的宽度可为从约5纳米到约500纳米。
[0010]根据进一步实施例，间隔物薄膜可包括二氧化硅。据进一步实施例，第一电介质及第二电介质可包括氮化硅。
【附图说明】
[0011]通过结合附图参考下列描述可获得本发明的更完全理解，在附图中:
[0012]图1说明包括多个半导体裸片的半导体集成电路晶片的示意性平面视图；
[0013]图2说明在半导体衬底上制造的P沟道场效应晶体管及N沟道场效应晶体管的示意性正视图；
[0014]图3、3A、3B及3C说明根据本发明的特定实例实施例的用于在半导体裸片上形成绝缘多晶硅栅极的子光刻图案的半导体制造步骤的示意性正视图；
[0015]图4说明根据本发明的特定实例实施例的在半导体裸片上形成的绝缘多晶硅栅极的多个子光刻图案的示意性平面视图；
[0016]图5说明根据本发明的特定实例实施例的在半导体裸片上形成的绝缘多晶硅栅极的多个子光刻图案的示意性平面视图；
[0017]图6说明根据本发明的特定实例实施例的在图5中所示的绝缘多晶硅栅极(其经制备以使绝缘多晶硅栅极彼此分开)的多个子光刻图案的示意性平面视图；
[0018]图7说明根据本发明的特定实例实施例的在图5及6中所示的绝缘多晶硅栅极的多个子光刻图案的示意性平面视图，其中移除所述绝缘多晶硅栅极的部分以使所述绝缘多晶硅栅极彼此分开；
[0019]图8说明根据本发明的另一特定实例实施例的在半导体裸片上形成的具有多种布线路径的绝缘多晶硅栅极的多个子光刻图案的示意性平面视图；
[0020]图9说明根据本发明的另一特定实例实施例的在半导体裸片上经制备分开为独立绝缘多晶硅栅极的具有如图8中所示的多种布线路径的绝缘多晶硅栅极的多个子光刻图案的示意性平面视图；
[0021]图10说明根据本发明的另一特定实例实施例的在半导体裸片上分开为独立绝缘多晶硅栅极之后的具有如图8及9中所示的多种布线路径的绝缘多晶硅栅极的多个子光刻图案的示意性平面视图；及
[0022]图11及IlA说明根据本发明的特定实例实施例的用于在半导体裸片上形成多个绝缘多晶硅栅极的示意性流程图。
[0023]虽然本发明容许有多种修改及替代形式，但其特定实例实施例已在所述图式中展示且在本文中详细描述。然而，应理解，特定实例实施例在本文中的描述不旨在将本发明限制于本文揭示的特定形式，而相反，本发明将涵盖如由所附权利要求书界定的所有修改及等效物。
【具体实施方式】
[0024]根据本发明的教示，可使用间隔物蚀刻工艺在沉积到半导体裸片的面上的第一电介质中产生至少一个沟槽，其中可在至少一个沟槽的底部暴露半导体裸片的一部分。可在第一电介质的面上(包含至少一个沟槽的壁)及在所述沟槽底部的半导体裸片的暴露部分沉积间隔物薄膜到所要厚度。接着，可从第一电介质的面及至少一个沟槽的底部的半导体裸片的暴露部分移除间隔物薄膜，仅留下在至少一个沟槽的壁上的间隔物薄膜。这可通过(举例来说，但不限于)从第一电介质的面及在至少一个沟槽底部处暴露的半导体裸片的部分蚀刻间隔物薄膜来完成。接着，可将第二电介质沉积在第一电介质、沟槽的壁上的间隔物薄膜及至少一个沟槽的底部处暴露的半导体裸片的所述部分上方，其中可使用第二电介质来填充至少一