用于监视半导体制作的方法及设备的制造方法
【技术领域】
[0001]本发明一般来说涉及监视其产品囊括各种技术领域中的无数应用的集成电路的半导体制作的过程的领域。
【背景技术】
[0002]集成电路的半导体制作不断向无数技术领域供应至关重要的设备。集成电路不断变得日益复杂且密集地填充有组件。因此，制造这些集成电路变得更困难。集成电路制造者花费相当大的精力来增加制作过程的合格率以及增加其输出的可靠性。在大规模及超大规模集成电路的制造期间所采用的金属互连系统与这些产品的合格率及可靠性尤其有关系。
[0003]在形成基于半导体的集成电路的过程期间，将各种半导体、金属、绝缘体及其它材料层彼此上下成层地沉积及图案化。掩模用于控制过程且经图案化以形成电路元件之间的连接。这些连接本质上可为水平或垂直的。通过称为通孔的垂直连接将水平互连层接合在一起。可在金属层之间或从金属层到半导体层形成这些连接，在此情形中通常将所述连接称为触点。在下文，所有垂直互连件将被称为通孔。
[0004]现代集成电路的复杂性由于电路的进一步小型化且还由于这些系统及电路中所包含的元件的数目的增加而一直在增加。随着电路变得更复杂，连接日益增加数目个电路元件需要更多层。所述增加数目个层也可增加水平互连导线的数目，此可添加寄生电阻。为改进导线电阻，水平互连导线可由其顶部上形成硅化物层的多晶硅制成。多晶硅上的硅化物形成经自对准硅化多晶硅且用于最小化寄生电阻且已知将用于MOSFET装置中的栅极结构(所谓的多晶硅栅极)，在源极-漏极连接上或作为局部互连。其提供与硅的低电阻、良好过程兼容性及与其它材料的良好接触性质。其可容易地进行干式蚀刻且提供很少或不提供电迀移。
[0005]然而，除其它之外，集成电路的制造中的误差还可由硅化物层的有故障或不恰当形成造成，此可使水平导线上的电流降级或致使组件失效。此外，不恰当硅化物层可能并不致使芯片立即出故障，而是可在现场随时间而降级，从而形成可靠性问题。
[0006]半导体制造商可通过使用含有水平及垂直互连件的大链的测试结构而增加过程生产可靠且一致互连件的能力。此结构通常在过程开发阶段期间使用且辅助过程工程师评估互连系统的稳健性。在初始过程开发工作之后，使用集成电路而非测试结构来通过例如测试合格率及可靠性实验的度量而监视过程技术的健全情况。使用大集成电路来监视过程的健全情况可能成问题。当产品未通过测试程序时，由于装置的剪切复杂性而很难以确定故障的确切位置及根本原因。使用由水平金属及垂直通孔组成的链的测试结构的过程可为不实际的，这是因为其未查明互连系统中的哪一特定元件造成了所述故障。
[0007]使得通孔及水平互连件制造过程较稳健的一种解决方案为设计通孔二维阵列，其中可通过解码方案测试个别通孔，所述解码方案利用晶体管作为开关来接通及关断待测试的连接路径。然而，晶体管占据显著量的硅面积以便限制可在测试结构内放置多少通孔及水平互连件。此外，准确地测量实际通孔及水平互连件电阻可必需显著量的电流。晶体管在其可载运的电流上为相对有限的。因此，需要一种用于在半导体制造过程中监视互连系统、特定来说监视用于互连目的的自对准硅化物工艺的经改进过程。
【发明内容】
[0008]根据一实施例，一种用于对半导体制作进行过程监视的半导体芯片，其具有多个阵列，所述多个阵列进一步包括:多个二极管，每一所述二极管形成于所述芯片中，每一所述二极管与包括至少一个水平互连件的堆叠相关联，所述堆叠与所述二极管串联连接以形成二极管堆叠组合，其中所述水平互连件包括经自对准硅化多晶硅互连件，所述经自对准硅化多晶硅互连件包括互补经掺杂多晶硅区段以形成经反向偏置二极管。
[0009]根据又一实施例，硅化物层可形成于所述互补经掺杂多晶硅的顶部上。根据又一实施例，所述硅化物层可为TiS2、CoSi2、NiSi或WSi2。根据又一实施例，所述经自对准硅化多晶硅可由布置于所述硅化物层的顶部上的第一通孔及第二通孔接触，其中所述第一通孔位于P+掺杂多晶硅区段上方且所述第二通孔位于η+掺杂多晶硅区段上方。根据又一实施例，所述堆叠进一步包括至少一个垂直互连件，所述至少一个垂直互连件包括多个通孔及金属导线。
[0010]根据另一实施例，一种测试系统可包括如上文所描述的半导体，且进一步包括:多个控制机构，其用于寻址所述二极管，其中所述控制机构包括:用于将相对高或低电压施加到所述阵列中的所述二极管堆叠组合的多个列的装置，其连接在所述二极管堆叠组合的第一端处；及用于将相对高或低电压施加到所述阵列中的所述二极管堆叠组合的多个行的装置，其连接在所述二极管堆叠组合的第二端处。
[0011]根据上述系统的又一实施例，所述控制机构可为反相器。根据又一实施例，所述二极管可为通过到布置于P型衬底内的η型阱中的第一 P型半导体沉积而形成，所述芯片进一步包括用于每一所述二极管的多个电连接，所述多个电连接包括第二 P型半导体到所述P型衬底中的沉积；且所述阵列可进一步包括由所述电连接、所述P型衬底、所述η型阱及所述第一P型半导体沉积构成的多个ρ-η-ρ寄生晶体管。根据所述系统的又一实施例，所述寄生晶体管可与所述二极管共享物理位置，且所述寄生晶体管与所述二极管并联连接。根据所述系统的又一实施例，多个P型半导体区可邻近于每一所述二极管而沉积，所述P型半导体区连接到晶体管的邻近于所述芯片的所述衬底中的所述二极管的端子。根据所述系统的又一实施例，邻近于所述阵列中的每一二极管的所述P型半导体区可连接在一起。根据所述系统的又一实施例，所述P型半导体区可连接到第一电压，所述电压具有比可施加到二极管堆叠组合的列的所述高电压低的电位。
[0012]根据另一实施例，一种用于对半导体制作进行过程监视的系统可包括半导体芯片，所述半导体芯片进一步包括:多个阵列，其进一步包括:多个二极管，每一二极管形成于所述芯片中，每一所述二极管与包括至少一个金属触点及至少一个水平互连件的堆叠相关联，其中所述水平互连件包括经自对准硅化多晶硅互连件，所述经自对准硅化多晶硅互连件包括互补经掺杂多晶硅区段以形成经反向偏置二极管，所述堆叠与所述二极管串联连接以形成二极管堆叠组合；多个控制机构，其用于寻址所述二极管，其中所述控制机构包括:用于将相对高或低电压施加到所述阵列中的所述二极管堆叠组合的多个列的装置，其连接在所述二极管堆叠组合的第一端处；用于将相对高或低电压施加到所述阵列中的所述二极管堆叠组合的多个行的装置，其连接在所述二极管堆叠组合的第二端处，且其中所述装置进一步可操作以测量穿过所述二极管堆叠组合的电流。
[0013]根据上述系统的又一实施例，所述堆叠可进一步包括至少一个垂直互连件，所述至少一个垂直互连件包括多个通孔及金属导线。根据上述系统的又一实施例，所述控制机构可为反相器。根据上述系统的又一实施例，所述二极管可由所述半导体芯片内的P-η过渡面形成，所述p-n过渡面由η型阱中的第一 P型半导体区域形成，其中所述η型阱布置于P型衬底中；所述芯片可进一步包括用于每一所述二极管的多个电连接，所述多个电连接包括第二P型半导体到所述P型衬底中的沉积；且所述阵列可进一步包括由所述电连接、所述P型衬底、所述η型阱及所述第一 P型半导体沉积构成的多个ρ-η-ρ寄生晶体管。根据上述系统的又一实施例，所述寄生晶体管可与所述二极管共享物理位置，且所述寄生晶体管与所述二极管并联连接。根据上述系统的又一实施例，所述半导体芯片可进一步包括邻近于每一所述二极管而布置的多个P型半导体区，所述P型半导体区连接到晶体管的邻近于所述芯片的所述衬底中的所述二极管的端子。根据上述系统的又一实施例，邻近于所述阵列中的每一二极管的所述P型半导体区可连接在一起。根据上述系统的又一实施例，所述P型半导体区可连接到第一电压，所述电压具有比可施加到二极管与堆叠组合的列的所述高电压低的电位。
【附图说明】
[0014]为更全面地理解本发明及其优点，现在参考连同附图一起进行的以下说明，附图中:
[0015]图1:监视过程的概述
[0016]图2:现有技术-通孔链测试
[0017]图3:测试芯片